INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Slice LUTs am limit



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

05.09.2018, 11:43
Beitrag #1

serge_franke Offline
LVF-Grünschnabel
*


Beiträge: 34
Registriert seit: Sep 2014

16
2014
DE


Deutschland
Slice LUTs am limit
Hallo zusammen
Ich arbeite gerade an einem FPGA vi und habe nun das problem, dass ich die zur Verfügung stehenden Ressourcen des Chassis überschreite (siehe Anhang)

Ich will jetzt (noch) gar nicht in die details meines codes gehen, es geht mir mehr um das grundsätzliche Verständnis wie ich in dieses Limit reinlaufe bzw. wie ich meinen code grundsätzlich optimieren kann.

Diese Slice LUTs sind Lookuptables welche inputs auf jeweilige outputs mappen (soweit ich das verstanden habe).
Bei mir sind nun vor allem die Ressourcen dieser Slice LUTs kritisch, die anderen sind gemäss auflistung in einem mehr oder weniger entpsannten bereicht.

Kann mir jemand grunsätzliche tipps geben, auf was ich in meinem code achten muss? Verhindern von case-verschachtelungen und dergleichen? Oder wie sollte ich vorgehen, wenn ich in ressourcenprobleme reinlaufe?

Ich arbeite mit einem NI 9149 Chassis

danke für eure rückmeldung
Serge


Angehängte Datei(en) Thumbnail(s)
   
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
05.09.2018, 14:33
Beitrag #2

jg Offline
CLA & CLED
LVF-Team

Beiträge: 15.864
Registriert seit: Jun 2005

20xx / 8.x
1999
EN

Franken...
Deutschland
RE: Slice LUTs am limit
Du zeigst uns keinerlei Code, nur einen Screenshot aus der FPGA Kompilierungsphase, vermutest nur, dass deine Mappings für dein Resourcenproblem verantwortlich sind, und erwartest jetzt detaillierte Verbessungsvorschläge?

Hast du dich schon mit den FPGA Kapiteln aus den cRIO Developer Guide beschäftigt? Und/oder der Selbst-Lern Kurs zu FPGA durchgearbeitet (unter der Annahme, dass du einen gültigen SSP-Vertrag besitzt)?

Ansonsten Code hochladen.

Gruß, Jens

Wer die erhabene Weisheit der Mathematik tadelt, nährt sich von Verwirrung. (Leonardo da Vinci)

!! BITTE !! stellt mir keine Fragen über PM, dafür ist das Forum da - andere haben vielleicht auch Interesse an der Antwort!

Einführende Links zu LabVIEW, s. GerdWs Signatur.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
30
Antwort schreiben 


Gehe zu: