Aii des is ja suppää, na gut, trotzdem danke, aber jetzt kommt der Hammer, ich hab jetzt das ganze mit 2 FIFO's
ausprobiert, aber jetzt geht der Tanz um die Bits erst richtig los, und mit 3 FIFO's klappts leider noch net
Hab des Prog noch mit ner IF-Anweisung versehen, lautet jetzt, wie folgt:
DIM
DATA_n[länge]
AS LONG AS FIFO
INIT:
PROCESSDELAY
= 400
SET_MUX
(0)
START_CONV
(1)
WAIT_EOC
(1)
EVENT:
IF ((FIFO_EMPTY(1) >1) AND (FIFO_EMPTY(2) >1)) THEN
DATA_1 = ADC(13)
DATA_2 = ADC(15)
[color="#FF0000"][/color]ENDIF
Hier übrigens das VI dazu
Wenn's noch Anregungen von deiner Seite gibt, gern.
Letzten Endes sollen 8 Analogeingänge parallel gelesen werden könne