INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Fifo zum Host in Single Cycle Timed Loop liefert unerwartete Daten



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

11.01.2012, 17:16
Beitrag #1

RobertR Offline
LVF-Neueinsteiger


Beiträge: 8
Registriert seit: Nov 2011

11.0
2011
DE


Deutschland
Fifo zum Host in Single Cycle Timed Loop liefert unerwartete Daten
Hallo ihr,

Ich verwende innerhalb einer FPGA-VI zwei FIFOs. Die eine zum FPGA-Chip, die andere zum Host. Dabei gibts Probleme bei der Datenübertragung zum Host.

Die Tiefe der FIFO ändere ich nicht über die Depth-Methode, sondern lasse einfach den Default-Wert. Auf der Host-Seite rufe ich immer 100 Werte gleichzeitig ab. Der Timeout ist dort auf unendlich gestellt. Auf der Fifo-Seite muss der Timeout natürlich 0 sein.

Die Fifo (Target to Host - DMMA) ist laut Projeteinstellungen 32767 Elemente tief. Der Datentyp ist U8.

Seitens der FPGA-Logik wird sichergestellt, das Daten nur in die FIFO geschrieben werden, wenn die Zahl größer als 15 ist. Jedoch sind ca. 7% der Zahlen genau 0. Wir haben leider keine Möglichkeit herauszufinden, ob die restlichen 93% korrekt übertragen werden.

Zuletzt hatte ich sogar 70% nur 0, jedoch habe ich die Tiefe der Fifo geändert und das hat schonmal gut geholfen. Leider ist es immernoch nicht perfekt.


Woran kann das liegen? Was beeinflusst noch die Datenübertragung?

Grüße,
Robert
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
12.01.2012, 09:52
Beitrag #2

eb Offline
LVF-Lernwilliger
***


Beiträge: 292
Registriert seit: Mar 2008

2014
2008
EN

12xxx
Deutschland
RE: Fifo zum Host in Single Cycle Timed Loop liefert unerwartete Daten
Zeig doch nochmal her dein geändertes FPGA VI
Hattest je schon einen Thread zu deiner Aufgabe...

Gruß
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
12.01.2012, 21:54
Beitrag #3

RobertR Offline
LVF-Neueinsteiger


Beiträge: 8
Registriert seit: Nov 2011

11.0
2011
DE


Deutschland
RE: Fifo zum Host in Single Cycle Timed Loop liefert unerwartete Daten

Akzeptierte Lösung

Das Problem hat sich erledigt. Es lag gar nicht an an der FIFO. Beim Schreiben der Binär-Daten (in unserem Fall unsigned Bytes, uint8) ist es wohl wichtig, dass man einen Schalter "Array- oder String-Größe voranstellen? (T)" auf False setzt, wenn man auf zusätzliche Bytes im Filestream verzichten möchte.

Zum anderen Thread schreibe ich dort später nochmal was.

Grüße,
Robert
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
Sad FFT Express VI - Single Channel Multiple Samples bisasam 4 4.099 10.07.2021 13:07
Letzter Beitrag: Martin.Henz
  High Throughput Divide in Single Cycle Timed Loop Krimo 3 6.324 18.07.2019 12:08
Letzter Beitrag: jg
  Umwandlung von Ticks in Sec und Übertragung an Host derandyk 11 11.470 11.01.2019 14:12
Letzter Beitrag: GerdW
  FPGA FIFO vs. MEMORY derandyk 1 4.564 30.11.2018 11:42
Letzter Beitrag: GerdW
  16 Kanal AI mit FPGA und DMA FIFO derandyk 12 12.571 23.11.2018 15:56
Letzter Beitrag: BNT
  FPGA FIFO Roland 5 7.916 28.05.2018 20:16
Letzter Beitrag: jg

Gehe zu: