Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!
Ich bin neu hier. Ich hoffe, dass ich vielleicht ein paar wertvolle Vorschläge von euch bekommen kann.
Ich habe ein NI 9074 mit drei Module, näml, 9411, 9401 und noch 9263. Bei der RT Ebene hätte ich gerne eine Frequenz von 10 kHz haben. Aber es scheitert immer, wenn ich 200us oder noch weniger eingestellt habe, selbst wenn nichts in der deterministische Schleife geschrieben ist. Also, es kam die Fehlermeldung: waiting for Real Time System (9074) to response.
Bei der FPGA Ebene sollte keine Belastung existieren, weil ich so wenig wie möglich Sache da gelassen, um zu testen.
Ich habe überall gesucht, es gibt nur Beispiele, die entweder bei deterministischen Schleifen nur weniger als 1kHz verwenden oder die ein bestimmte Source frequenz von einem DAQ Karte benutzen.
Es gibt noch was komisches, nämlich, wenn ich statt einer deterministische Schleife eine While Schleife ersetze, schafft die While Schleife viel mehr als die Deterministische. Deshalb sollte die zweite Frage sein, was verlangsamen die deterministische Schleife????
Ich werde sehr dankbar für eure Hilfe oder selbst das Lesen!!!
Ein wenig unübersichtlich, was du versuchst zu erklären, so ohne VI oder zumindest Screenshot des BD.
Probieren wir mal eine Glaskugelsitzung
Versuchst du, deine Eingänge per Scan-Engine auszulesen? Da ist bei ca. 1 kHz Schluss. Alles, was darüber hinausgeht, musst du selber auf FGPA-Ebene programmieren.
Gruß, Jens
Wer die erhabene Weisheit der Mathematik tadelt, nährt sich von Verwirrung. (Leonardo da Vinci)
!! BITTE !! stellt mir keine Fragen über PM, dafür ist das Forum da - andere haben vielleicht auch Interesse an der Antwort!
(06.09.2011 20:51 )jg schrieb: Ein wenig unübersichtlich, was du versuchst zu erklären, so ohne VI oder zumindest Screenshot des BD.
Probieren wir mal eine Glaskugelsitzung
Versuchst du, deine Eingänge per Scan-Engine auszulesen? Da ist bei ca. 1 kHz Schluss. Alles, was darüber hinausgeht, musst du selber auf FGPA-Ebene programmieren.
Gruß, Jens
Hallo, Jens,
Danke für Antwort! Ich frage lieber was grundsätzliches, weil ich wirklich keine Ahnung habe.
Hier habe ich ein kleines Beispiel angehängt. Im FPGA wird ein sinus signal generiert (die Schleife verbraucht nur 40 Ticks) und wird gerne im RTHost mit einer relativ hoche Frequenz als 10kHz gelesen. Ich hätte gedacht, es sollte ganz einfach sein. Aber die deterministische Schleife im RTHost scheint nicht mitzumachen. Ich habe die Frequenz als 10 kHz eingestellt und zeigt 'Actual Start [i]' als die eingestellte Durchlaufanzahl, dagegen zeigt die eigentliche Durchlaufanzahl 'i' viel langsamer und liegt sogar in millisekunde Bereich.
Ich sitze schon sehr lange vor dem Problem und möchte die Datentransport zwischen fpga und RT System und die möchliche Einflüsse zu verstehen. Ich hoffe, dass jemand mich retten kann!!!
Da ich gerade mit 'Real time execution trace toolkit' bekämpfe, sende ich das komische Ergebnis mal.
Also, ich wollte mal genau gucken, wie das RT Host genau durchläuft, deshalb habe ich das original RT Host.vi ein mal durchlaufen lassen. Das Toolkit zeigt mir dann ein unglaublich langsame Schleife (also, ich hätte gerne, die schleife in us Bereich liegen). Und diese Schleife besteht aus mehrere Zeitspanne von irgendwelche Variablen, die ich nicht von mir definiert habe und auch nicht weiß, was sie sind und ob man diese irgendwie sparen kann.
Falls ihr mir mal so ungefähr erklären würdet, wieso die Sache so sind, bin ich sehr sehr dankbar!!!
/
Frequenz von deterministische Schleife
