INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Problem mit FIFO Einstellungen



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

20.01.2011, 14:10
Beitrag #1

e.meu Offline
LVF-Neueinsteiger


Beiträge: 3
Registriert seit: Jan 2011

2009 SP1
2011
de

66571
Deutschland
Problem mit FIFO Einstellungen
Hallo!
Ich bin bei meiner VI-Erstellung nach diesem Beispiel (5. LabVIEW FPGA Tutorial) vorangegangen: NI DevZone FPGA Tutorial

Dabei wird der FIFO so eingestellt, dass er Zahlen von -16 bis +16 darstellen kann.
Da ich aber auch größere Zahlen in den FIFO speichern möchte, habe ich versucht, entsprechend die Wortlänge und Integer-Wortlänge zu ändern, aber sobald ich auch nur z.b. Integer-Wortlänge von 5 auf 6 bit ändere, bekomme ich den Fehler "LabVIEW FPGA: Das VI muss für das gewählte Ziel neu kompiliert werden"
Wenn ich dann das FPGA.vi neu kompiliere kommt trotzdem immer derselbe Fehler.

Woran könnte das liegen?

Danke im Voraus für eure Antworten
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
21.01.2011, 10:24
Beitrag #2

BNT Offline
LVF-Freak
****


Beiträge: 744
Registriert seit: Aug 2008

5.0 - 22Q3
1999
EN

64291
Deutschland
Problem mit FIFO Einstellungen
Hi
zur Übertragung von FixedPoint-Daten in (DMA-)FIFOs benutze ich gern Integer.

FixedPoint-Zahlen caste in auf dem FPGA in Integer, wobei die Bits dieselben bleiben, von LV nur anders interpretiert werden. Auf dem Host caste ich in den originalen FixedPoint-Type zurück.

Während der Entwicklung kannst Du verschiedene FixedPoint-Formate über Conditional Disable Symbole aktivieren. Dann ist natürlich ein Recompile notwendig. Das gilt aber für jede Änderung des FixedPoint-Formats.

Gruß Holger

NI Alliance Partner & LabVIEW Champion
GnuPG Key: 6C077E71, refer to http://www.gnupg.org for details.
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
25.01.2011, 13:07
Beitrag #3

e.meu Offline
LVF-Neueinsteiger


Beiträge: 3
Registriert seit: Jan 2011

2009 SP1
2011
de

66571
Deutschland
Problem mit FIFO Einstellungen
Danke Holger!

Zwischenzeitlich hat sich mit dem Beispiel-Programm noch ein neues Problem aufgetan und zwar scheinen die Eingänge nachdem die Daten vom FIFO gelesen und ausgegeben werden, nicht mehr richtig getrennt zu werden.

Im Analog Input Chart gehen bei Belastung von nur einer Kraftmessdose (0-10V) die 3 anderen Plots auch nach oben.

Wenn ich alles ohne FIFO geloggt habe, funktioniert es, aber da ich Abtastraten von ca. 10khz benötige bleibt mir nur der Weg über den FIFO, oder?

Die 2 VIs hab ich mal angehängt. (2009SP1)

Mfg
Eric


Angehängte Datei(en)
Sonstige .vi  FPGA.vi (Größe: 60,48 KB / Downloads: 313)

Sonstige .vi  RT.vi (Größe: 297,95 KB / Downloads: 289)
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
25.01.2011, 17:53
Beitrag #4

BNT Offline
LVF-Freak
****


Beiträge: 744
Registriert seit: Aug 2008

5.0 - 22Q3
1999
EN

64291
Deutschland
Problem mit FIFO Einstellungen
Hi
Ich habe mal rekonstruiert, was Du programmiert hast, siehe VI-Snippet.

Du musst die Datenelemente richtig einsortieren, dann bleiben die anderen Kanäle auf Null.

Gruß Holger


Angehängte Datei(en) Thumbnail(s)
   

NI Alliance Partner & LabVIEW Champion
GnuPG Key: 6C077E71, refer to http://www.gnupg.org for details.
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
25.01.2011, 21:32 (Dieser Beitrag wurde zuletzt bearbeitet: 25.01.2011 21:33 von Matze.)
Beitrag #5

Matze Offline
LVF-Team
LVF-Team

Beiträge: 1.027
Registriert seit: Apr 2010

20xx
2010
DE_EN

7xxxx
Deutschland
Problem mit FIFO Einstellungen
' schrieb:FixedPoint-Zahlen caste in auf dem FPGA in Integer, wobei die Bits dieselben bleiben, von LV nur anders interpretiert werden. Auf dem Host caste ich in den originalen FixedPoint-Type zurück.
Ich hatte nie Probleme, die Fixed-Point-Werte direkt in DMA-FIFOs zu schreiben und auszulesen.

So sieht das bei mir aus (habe keine Messkarten hier, daher dieser gestrichelte Draht):

   

Grüße
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
26.01.2011, 15:30
Beitrag #6

e.meu Offline
LVF-Neueinsteiger


Beiträge: 3
Registriert seit: Jan 2011

2009 SP1
2011
de

66571
Deutschland
Problem mit FIFO Einstellungen
Danke Holger, genau so funktioniert es. Schade dass es nicht mit dem NI-Beispielweg funktioniert.
Und warum auch immer konnte ich die Eigenschaften des FIFOs diesmal ändern und nach einmaligem kompilieren hat auch das funktioniert
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
26.01.2011, 16:59
Beitrag #7

BNT Offline
LVF-Freak
****


Beiträge: 744
Registriert seit: Aug 2008

5.0 - 22Q3
1999
EN

64291
Deutschland
Problem mit FIFO Einstellungen
Hi
da hatte ich Deinen ersten Beitrag wohl nicht richtig verstanden.

Selbstverständlich muss auch ich bei Änderung des FixedPoint-Formats erneut kompilieren. Das ging aber immer ohne Probleme. Der Trick mit der Integer FIFO und dem Typecasten bezieht sich auf das einmalige Implementieren des Frameworks zur Datenübertragung. Die Konversionen werden dann explizit in den Tiefen der SubVIs gemacht, die von anderen Benutzern implemtiert werden, die sich um die Datenübertragung, etc. nicht weiter kümmern müssen.

Aber es freut mich, dass Dein Problem jetzt gelöst ist.

Gruß Holger

NI Alliance Partner & LabVIEW Champion
GnuPG Key: 6C077E71, refer to http://www.gnupg.org for details.
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  FPGA FIFO vs. MEMORY derandyk 1 4.506 30.11.2018 11:42
Letzter Beitrag: GerdW
  16 Kanal AI mit FPGA und DMA FIFO derandyk 12 12.388 23.11.2018 15:56
Letzter Beitrag: BNT
  FPGA FIFO Roland 5 7.832 28.05.2018 20:16
Letzter Beitrag: jg
  unplausible Werte aus FIFO kwakz 2 7.439 28.09.2015 06:05
Letzter Beitrag: kwakz
  FPGA FIFO - Oszilloscop PxCE_HB 9 13.484 08.09.2015 14:35
Letzter Beitrag: GerdW
  FIFO zw FPGA und RT Problem (sbRIO 9636) Slev1n 2 7.259 22.04.2015 16:57
Letzter Beitrag: Slev1n

Gehe zu: