Hallo NoWay,
dann versuche ich das mal nachzureichen:
Also ich habe mehrere Geräte, die an unterschiedlichen Eingängen angeschlossen sind. Ziel ist es, alle ermittelten Daten auf einem VI zu vereinen.
Dafür verwende ich eine Fpga mit entsprechenden Modulen und die USBPorts meines PCs.
Somit befinde ich mich in der Projektstruktur auf drei "Ebenen"
Vom PC auf RT bekomme ich die Daten mit einem Netzwerkstream. Um den korrekt starten zu können, ist die Reihenfolge der VI-Aufrufe entscheidend. Erst muss das Sender-VI starten, dann das Empfänger-VI.
Da ich aber nicht mehrere VIs öffnen will, sonder nur eins und damit implizit alle anderen, versuche ich das über eine Asynchronen Aufruf. Nun werden die VIs in der richtigen Reihenfolge geöffnet, allerdings treten Fehler auf, die beim einzelnen öffnen nicht da sind, was ich mir nicht erklären kann.
Es entsteht ein Fehler im Netzwerkstream von PC auf RT,
aber auch von Fpga auf RT.
Mir wäre egal welches VI ich öffnen muss, solange alles andere richtig ausgeführt wird.
Bisher öffne ich mein START.vi und mein MainVI (BA_ALV_2.3_RT.vi)
Ich packe das Projekt in den Anhang, hoffentlich habe ich etwas Licht ins dunkle bringen können.
Gruß
AAlp