LabVIEWForum.de

Hallo.

Ich hatte letzte Woche schon versucht zwei Programme parallele auf dem FPGA des CompactROP 9002 laufen zu lassen. Es ist mir leider nicht gelungen. Das eine sorgt für die Signalerzeugung und das andere ist für die Datenerfassung zuständig.

Mit meinem HOST-VI spreche ich beide Resourcen an. Mein Hauptprogramm liegt in zwei Schleifen aufgeteilt. In der Einen kann ich die Parameter für das erzeugte Signal ändern und in der anderen Frage ich meinen FIFI-Speicher nach den erfassten daten ab um sie dann auf dem Graph darzustellen und anschließend in einer Datei abzuspeichern.

Meine Frage an euch ist es ob jemand weiß das soetwas überhaupt möglich ist. denn bei mir funktioniert per Zufall immer nur die Signalerzeugung oder dann wieder die Erfassung. Nie jedoch läuft beides.
Ich dachte ich hätte mal gelesen das dieses Gerät in der Lage ist Prgramme parallele abzuarbeiten. Liege ich hier falsch?


Gunni

' schrieb:Hallo.

Ich hatte letzte Woche schon versucht zwei Programme parallele auf dem FPGA des CompactROP 9002 laufen zu lassen. Es ist mir leider nicht gelungen. Das eine sorgt für die Signalerzeugung und das andere ist für die Datenerfassung zuständig.

Mit meinem HOST-VI spreche ich beide Resourcen an. Mein Hauptprogramm liegt in zwei Schleifen aufgeteilt. In der Einen kann ich die Parameter für das erzeugte Signal ändern und in der anderen Frage ich meinen FIFI-Speicher nach den erfassten daten ab um sie dann auf dem Graph darzustellen und anschließend in einer Datei abzuspeichern.

Meine Frage an euch ist es ob jemand weiß das soetwas überhaupt möglich ist. denn bei mir funktioniert per Zufall immer nur die Signalerzeugung oder dann wieder die Erfassung. Nie jedoch läuft beides.
Ich dachte ich hätte mal gelesen das dieses Gerät in der Lage ist Prgramme parallele abzuarbeiten. Liege ich hier falsch?
Gunni

ömm, versuchst du nun 2 VIs parallel auf dem FPGA laufen zu lassen? das funktioniert mit Sicherheit nicht. Das VI wird ja kompiliert und als Bytecode in das FPGA geschrieben, dabei verwendet der erzeugte Bytecode immer das ganze FPGA.

Du kannst aber ohne weiteres eine Erfassung und eine Signalerzeugung in parallelen While-Schleifen in einem VI zu programmieren, hab ich selbst vor kurzem gemacht ...