13.02.2013, 14:48
Hallo alle zusammen, leider habe ich wieder ein Problem, welches ich nicht erwartet hätte.
Ich steuere einen Linearschlitten. Auf dem Host-VI wird die Sollposition berechnet und an das FPGA-VI übermittelt, wo die Lageregelung läuft und der Inkrementalgeber ausgelesen wird.
Mein Problem ist, dass seit gestern das Host-VI immer wieder bei der Bahnfahrt plötzlich beendet wird. Vorher lief das Programm ohne Probleme.
Bevor der Fehler aufgetreten ist, habe ich Funktionen zur Datenspeicherung eingebaut und Arrays bearbeitet.
Der Abbruch geschieht immer dann, wenn ich auf "Bahnfahrt starten" klicke, wodurch die Trajektorienvorgabe gestartet wird. Die Referenzfahrt läuft ohne Probleme. Der Abbruch geschieht unregelmäßig. Teilweise kann ich oft hin und her fahren, ohne das etwas passiert, und manchmal tritt es bereits beim ersten mal ein.
Es wird keine Fehlermeldung ausgegeben, das VI beendet einfach seinen Durchlauf, das FPGA-VI läuft aber weiter.
Hat jemand eine Ahnung, wodurch dieser Fehler verursacht werden kann? Ist es vielleicht irgendein Timeout? Die Wertübergabe zum FPGA habe ich nämlich noch nicht besonders ausgebaut.
Ohne Fehlermeldung bin ich echt aufgeschmissen :-(
Anbei das vereinfachte VI, das meiste Unwichtige habe ich weggelassen...nur der letzte Teil der Referenz ist interessant!
Mit freundlichen Grüßen
Ivo
Ich steuere einen Linearschlitten. Auf dem Host-VI wird die Sollposition berechnet und an das FPGA-VI übermittelt, wo die Lageregelung läuft und der Inkrementalgeber ausgelesen wird.
Mein Problem ist, dass seit gestern das Host-VI immer wieder bei der Bahnfahrt plötzlich beendet wird. Vorher lief das Programm ohne Probleme.
Bevor der Fehler aufgetreten ist, habe ich Funktionen zur Datenspeicherung eingebaut und Arrays bearbeitet.
Der Abbruch geschieht immer dann, wenn ich auf "Bahnfahrt starten" klicke, wodurch die Trajektorienvorgabe gestartet wird. Die Referenzfahrt läuft ohne Probleme. Der Abbruch geschieht unregelmäßig. Teilweise kann ich oft hin und her fahren, ohne das etwas passiert, und manchmal tritt es bereits beim ersten mal ein.
Es wird keine Fehlermeldung ausgegeben, das VI beendet einfach seinen Durchlauf, das FPGA-VI läuft aber weiter.
Hat jemand eine Ahnung, wodurch dieser Fehler verursacht werden kann? Ist es vielleicht irgendein Timeout? Die Wertübergabe zum FPGA habe ich nämlich noch nicht besonders ausgebaut.
Ohne Fehlermeldung bin ich echt aufgeschmissen :-(
Anbei das vereinfachte VI, das meiste Unwichtige habe ich weggelassen...nur der letzte Teil der Referenz ist interessant!
Mit freundlichen Grüßen
Ivo