(03.05.2017 08:53 )GerdW schrieb: [ -> ]Hallo Heber,
Zitat:Aber ich kann ja sowohl durch Rechtsklick auf Mein Computer als auch unter FPGA Target eine neue VI erstellen... Welche Unterschiede ergeben sich darin?
Was ist wohl der Unterschied, wenn man ein VI einmal "Mein Computer" und einmal dem "FPGA" zuordnet?
Damit gibt man an, auf welchem Target das VI später laufen soll - und kann dann entsprechend die Feature/Möglichkeiten des jeweiligen Targets nutzen…
Hallo Gerd,
zunächst: Deine Links finde ich gut, leider gibt es nichts vergleichbares zu SBRio. Denn ZB schon beim einstellen des Scan Interface hapert es (ich weiß nicht wo man das beim SB Rio einstellt. Vorgehensweise ist offenbar anders als im Link beim CRio).
wenn ich das richtig sehe entspricht die Anwendung in dem Video (Link unten) genau dem was ich machen möchte.
http://www.ni.com/video/726/de/
Ich habe das so wie in dem Video nachgebaut, bekomme aber Fehlermeldungen vor dem Ausführen:
Frontpanel Fehler
Boolesch 'Stopp': Schaltverhalten ist nicht mit lokalen Variablen vereinbar
Fehler und Warnung des Zielsystems
Frontpanel-Anschluss 'Signalverlaufsdiagramm': Der Typ wird für das aktuelle Ziel nicht unterstützt. --> Ließe sich beheben, wenn man DBL Datentyp in I32 ändert. Aber mit wie gewöhnlich: Rechtsklick -> Eingenschaften kann ich den Typ nicht ändern...
Sie dazu beigefügtes Projekt. Wie kann ich die Fehler beheben. Ansonsten müsste das doch meine Wunschanwendung sein!?
Hallo Heber,
Zitat:Sie dazu beigefügtes Projekt.
Kannst du das komplette Projekt nochmal für LV2014 speichern?
Zitat:Frontpanel Fehler Boolesch 'Stopp': Schaltverhalten ist nicht mit lokalen Variablen vereinbar
Latched-Schaltmodi funktionieren nicht mit lokalen Variablen.
(Lokale Variablen sind sowieso überbewertet…
)
Zitat:Fehler und Warnung des Zielsystems Frontpanel-Anschluss 'Signalverlaufsdiagramm': Der Typ wird für das aktuelle Ziel nicht unterstützt.
Hast du schon wieder einen Chart im FPGA anlegen wollen?
Und ja, ein FPGA unterstützt keinen DBL-Datentyp…
(03.05.2017 11:58 )GerdW schrieb: [ -> ]Hallo Heber,
Zitat:Sie dazu beigefügtes Projekt.
Kannst du das komplette Projekt nochmal für LV2014 speichern?
Zitat:Frontpanel Fehler Boolesch 'Stopp': Schaltverhalten ist nicht mit lokalen Variablen vereinbar
Latched-Schaltmodi funktionieren nicht mit lokalen Variablen.
(Lokale Variablen sind sowieso überbewertet… )
Zitat:Fehler und Warnung des Zielsystems Frontpanel-Anschluss 'Signalverlaufsdiagramm': Der Typ wird für das aktuelle Ziel nicht unterstützt.
Hast du schon wieder einen Chart im FPGA anlegen wollen?
Und ja, ein FPGA unterstützt keinen DBL-Datentyp…
Inzwischen habe ich das Programm soweit laufwähig, dass ich über einen Taster stoppen kann und das Signal in einem Anzeigeelement als FXP angezeigt wird.
Wie kann ich es nun erweitern, sodass ich den Verlauf auch grafisch sehe?
14 Version ist angehängt...
Edit: Ich habe nur das machen wollen, was im Video offenbar geht...
Hallo Heber,
Zitat:Wie kann ich es nun erweitern, sodass ich den Verlauf auch grafisch sehe?
Leider hast du nun nur das VI, aber nicht mehr das gesamte Projekt angehangen. So kann ich leider nciht sehen, wo du dieses VI im Projekt angeordnet hast…
Dieses VI heißt zwar "RT.vi", wird aber wohl im FPGA laufen (sollen). Der FPGA hat keinen direkten Zugang zu einem Monitor und wird (u.a.) deshalb nie einen Chart anzeigen können.
Schau dir bitte die Beispielprojekte an, die zeigen, wie man Daten vom FPGA zum RT und von dort zum PC transferiert…
(03.05.2017 13:26 )GerdW schrieb: [ -> ]Hallo Heber,
Zitat:Wie kann ich es nun erweitern, sodass ich den Verlauf auch grafisch sehe?
Leider hast du nun nur das VI, aber nicht mehr das gesamte Projekt angehangen. So kann ich leider nciht sehen, wo du dieses VI im Projekt angeordnet hast…
Dieses VI heißt zwar "RT.vi", wird aber wohl im FPGA laufen (sollen). Der FPGA hat keinen direkten Zugang zu einem Monitor und wird (u.a.) deshalb nie einen Chart anzeigen können.
Schau dir bitte die Beispielprojekte an, die zeigen, wie man Daten vom FPGA zum RT und von dort zum PC transferiert…
Hallo Gerd,
In dem besagten Video geht es doch.. Dort wurde das VI auch im FPGA Target erstellt... Nur ist es Blau statt orange was am Datentyp liegt.Wie dem auch sei muss ich ja ohnehin die Daten irgendwie übergeben.
Kann ich die Variablen nicht auf Global stellen, sodass ich dann in einem UI diese Eingänge/Ausgänge verwenden kann?
Ich vermute das der jenige, der mir das CRio Programm zeigte auch so was ähnliches gemacht haben muss, denn dort wurden ja offenbar globale Variablen genutzt.
Angefügt ist ein Ordner des gesamten Projekts in 2014 Version.
Hallo Heber,
Zitat:Kann ich die Variablen nicht auf Global stellen, sodass ich dann in einem UI diese Eingänge/Ausgänge verwenden kann?
NEIN.
Das ist Hardware, die direkt am FPGA angebunden ist. Da kann NUR der FPGA drauf zugreifen…
(Und nenne bitte ein VI, welches im FPGA laufen soll, nicht "RT"…)
Zitat:Wie dem auch sei muss ich ja ohnehin die Daten irgendwie übergeben.
Ja, genau.
Das macht man im RT-Target entweder mit FIFOs vom/zum FPGA oder per Zugriff auf die Frontpanel-Elemente im FPGA-VI…
Gibt es denn keine
Beispielprojekte für sbRIO? Bei cRIO gibt es so einige…
(03.05.2017 14:08 )GerdW schrieb: [ -> ]Hallo Heber,
Zitat:Wie dem auch sei muss ich ja ohnehin die Daten irgendwie übergeben.
Ja, genau.
Das macht man im RT-Target entweder mit FIFOs vom/zum FPGA oder per Zugriff auf die Frontpanel-Elemente im FPGA-VI…
Gibt es denn keine Beispielprojekte für sbRIO? Bei cRIO gibt es so einige…
Hallo Gerd,
Könntest du mir kurz erklären, was FIFOs sind?
Ich kann mir das offenbar wie Schichten vorstellen. Das FPGA wäre sozusagen der Kern als unterste Schicht und dann käme der RT im Chassis und dann der PC...
Den Angegebenen Link habe ich leider nicht gefunden. Im Tutorial zum SBRIO gab nur einen Verweis auf ni.com/rioeval/nextstep gegeben. Dein Link könnte sinnvoller sein.
Kannst du LabVIEW Literatur empfehlen, die sich vllt mehr mit Regelungstechnik als mit Messtechnik befass
Nach welchen Schlagworten muss ich den suchen, wenn ich Daten wie genannt übergeben will?
Hallo Gerd,
So nun kann ich mal ein kleines Programm präsentieren, mit dem ich die Daten vom FPGA zum RT übergeben kann (zumindest aus meiner Sicht müsste es so gehen).
Siehe dazu beigefügte Dateien.
Ich bekomme nach erfolgreicher Kompilierung die Fehlermeldung " FPGA-Vi nicht kompiliert", was mich sehr stutzig macht, da ich die Referenz nicht doppeln nutze o. ä..
Was kannst du mir als Hilfestellung geben Gerd?
Zur Klarstellung: Das hier hast du gestartet mit positiver Rückmeldung (dauert bestimmt so 15-20 min...) EDIT: ?
[
attachment=57766]
Gruß, Jens