17.01.2010, 10:28
hallo
Für meine Diplomarbeit soll ich über das cRIO ein Signal im RT erstellen und das Signal mit einem FIFO an den FPGA senden und über ein AO Modul ausgeben (prinzipiell ein Signalgenerator) . Leider sind die Ergebnisse am AO Modul ziemlich daneben. Hatte jemand schon einmal mit einem ähnlichen Problem zu kämpfen? Kann das an irgendwelchen inkompatliben Datenformaten liegen oder sind die Einstellungen am FIFO daneben?
Beim vorliegenden Programm habe ich mich aufs wesentliche beschränkt, also einfach versucht das ganze mit einem Sinussignal hinzubiegen.
mfg
Martin
Für meine Diplomarbeit soll ich über das cRIO ein Signal im RT erstellen und das Signal mit einem FIFO an den FPGA senden und über ein AO Modul ausgeben (prinzipiell ein Signalgenerator) . Leider sind die Ergebnisse am AO Modul ziemlich daneben. Hatte jemand schon einmal mit einem ähnlichen Problem zu kämpfen? Kann das an irgendwelchen inkompatliben Datenformaten liegen oder sind die Einstellungen am FIFO daneben?
Beim vorliegenden Programm habe ich mich aufs wesentliche beschränkt, also einfach versucht das ganze mit einem Sinussignal hinzubiegen.
mfg
Martin