LabVIEWForum.de

Hallo,

du schreibst mit dem FPGA Werte in einen DMA-FIFO und kannst vom Host-PC auf den cRIO-RAM zugreifen ohne ein Real-Time-VI auf dem cRIO laufen zu lassen?

Ich sehe zwar auch hier keinen Sinn dahinter, daber dass das funktioniert, ist mir neu.
Ich dachte, man muss die Werte über die RT-Anwendung auslesen und dann an den Host-PC schicken, z.B. per Ethernet. Das finde ich von der Logik her auch sinnvoller.

Ein Arbeitskollegen hat mich darauf aufmwerksam gemacht.

Da das FPGA-VI (RT-Anwendung) nur die Aufgabe hat, Ereignis-Zeitstempel zu generieren und die Verarbeitung (zur Zeit) nicht RT sein muss, ist dies die "einfachste" Lösung. Oder

Ich verstehe immer noch nicht, was du genau vorhast.
Aber wenn es tut, freut's mich für dich.