Hallo,
gibt es eine Möglichkeit den cRio 9012 per Code oder Anschluss zu reseten?
Wir brauchen das (interims-Lösung), da wir nach ca. einer Stunde Betrieb einen Ressourcenoverflow haben.
Obwohl wir den Code schon in verschiedensten Richtungen umgeschrieben haben, lässt sich der Effekt nicht abstellen.
Und als Folge hängt sich dann der RT auf.
Deswegen wollen wir zumindest vorübergehend zu einem definierten Zeitpunkt den RT wieder neu starten lassen.
Gruß
wolf
' schrieb:Hallo,
gibt es eine Möglichkeit den cRio 9012 per Code oder Anschluss zu reseten?
Wir brauchen das (interims-Lösung), da wir nach ca. einer Stunde Betrieb einen Ressourcenoverflow haben.
Obwohl wir den Code schon in verschiedensten Richtungen umgeschrieben haben, lässt sich der Effekt nicht abstellen.
Und als Folge hängt sich dann der RT auf.
Deswegen wollen wir zumindest vorübergehend zu einem definierten Zeitpunkt den RT wieder neu starten lassen.
Gruß
wolf
ja, es gibt 2 Möglichkeiten:
zum einen von einem externen Rechner aus, in dem du aus der RT-Palette --> Real-Time Utilities das VI "Reboot Controler" aufrufst
oder in dem du den FPGA-IO "System Reset" verwendest. Für den Fall, dass du das FPGA VI im Flash vom FPGA speicherst rate ich dir DRINGEND vor dem runterspielen auf den FPGA sicherzustellen, dass der Eingang von diesem IO (z.B. das daran angeschlossene Control) "normalerweise" FALSE ist. Ansonsten hast du dein cRIO erstmal ausser Gefecht gesetzt und musst es zu NI einschicken, weil es bootet, das FPGA VI aus dem Flash startet und daraufhin sofort wieder bootet, das FPGA-VI aus dem Flash startet und so weiter ...
' schrieb:ja, es gibt 2 Möglichkeiten:
zum einen von einem externen Rechner aus, in dem du aus der RT-Palette --> Real-Time Utilities das VI "Reboot Controler" aufrufst
oder in dem du den FPGA-IO "System Reset" verwendest. Für den Fall, dass du das FPGA VI im Flash vom FPGA speicherst rate ich dir DRINGEND vor dem runterspielen auf den FPGA sicherzustellen, dass der Eingang von diesem IO (z.B. das daran angeschlossene Control) "normalerweise" FALSE ist. Ansonsten hast du dein cRIO erstmal ausser Gefecht gesetzt und musst es zu NI einschicken, weil es bootet, das FPGA VI aus dem Flash startet und daraufhin sofort wieder bootet, das FPGA-VI aus dem Flash startet und so weiter ...
Besten Dank.
Das werd ich mir mal genauer ansehen.
gruß
wolf