LabVIEWForum.de

Hallo zusammen!

Ich moechte in LabVIEW 8.6 + FPGA Modul 8.6 einen VHDL-Stueck-Code implementieren.
Dafuer benutze ich HDL-Node, aber das Beispiel von NI funktioniert sogar nicht.

Ich moechte einfach mit Hilfe LabVIEW der Arbeit dieses Stueck-Code emulieren, aber das
Ergebniss ist immer 0, unabhaengig von Eingaenge-Werte.


Vielen Dank.

Hast auch ein model zu deinem HDL node?

' schrieb:Hast auch ein model zu deinem HDL node?

Und was fuer ein model?

Dieses Beispiel von NI und es funktioniert in Emulation-Mode nicht.

Vielen Dank.

Dieses Problem ist schon unaktuell.
Ich habe gedacht, dass ich mit Hilfe FPGA-Emulator meinen VHDL-Stueck-Code testen kann, aber das ist unmoeglich.
Man kann nur das Model von dieses Code testen. Und fuer mich passt das nicht.

Die Zitat von NI-Seite (Importing HDL Code into FPGA VIs Using the HDL Interface Node):

"You must write LabVIEW code in the new VI that emulates the HDL code and runs in Windows."