Hallo zusammen,
weiss einer wie ich ein FPGA Port Pin auf Steigende-/ bzw. Fallende Flanke prüfen kann?
In VHDL geht es mit rising_edge(PININ).
Danke
Hallo R.B.,
du kannst dir den letzten Wert in einem Shiftregister merken und dann mit dem neuen Wert auf größer oder kleiner vergleichen, je nach zu findener Flanke.
Mike
Wie wäre es mit nem Flankensensitiven Flipflop?
Gruß,
Rob
Hallo,
am einfachsten geht's mit diesem VI:
kpa
' schrieb:ich mach das so:
Bei Deinem Beislpiel geht einfach der Klugscheißerinstinkt in mir durch, denn es geht doch einfacher so und die boolsche Logik ist selbst-dokumentierend:
[
attachment=14311]
' schrieb:Bei Deinem Beislpiel geht einfach der Klugscheißerinstinkt in mir durch, denn es geht doch einfacher so und die boolsche Logik ist selbst-dokumentierend:
[attachment=41734:Flanke.png]
kein Thema, aber ich hab einfach ein Faible für das XOR
MikeS81 hatte den Größer/kleiner-Vergleich übrigens auch schon vorgeschlagen ...