LabVIEWForum.de

Hallo zusammen,

ich hab ein FPGA-Memory, die aus mehrere Sub-VIs ausgelesen wird. Kann das Lesen des Speichers parallel in den Sub-VIs erfolgen, wenn es sich z.B. um verschiedene Adresse des Speichers handelt.

Danke für Eure Hilfe.

Gruß,
svet77

' schrieb:Hallo zusammen,

ich hab ein FPGA-Memory, die aus mehrere Sub-VIs ausgelesen wird. Kann das Lesen des Speichers parallel in den Sub-VIs erfolgen, wenn es sich z.B. um verschiedene Adresse des Speichers handelt.

Danke für Eure Hilfe.

Gruß,
svet77

nein. Wenn du mehrfacht auf den Speicher zugreifen willst musst du die internen Mechanismen zur Arbitrierung verwenden => der Zugriff ist nur noch "quasi-parallel", aber ganz bestimmt nich GENAU zum gleichen Zeitpunkt.

genaueres dazu findest du in der Hilfe im Kapitel
Understanding Arbitration Options (FPGA Module)

Grüße
CB