Hallo,
gibt es irgendwo Unterlagen, aus denen hervorgeht, wieviel Ticks der nativen (40MHz-) Clock eine bestimmte Ausgabe- oder Eingabeoperation (ggf. auch Zugriffe über das Frontpanel) auf der oben beschriebenen FPGA-Karte dauert? Im Manual habe ich dazu nichts gefunden.
Viele Dank und viele Grüße,
Ulli.
Hi,
ich hatte bei NI mal wegen der 783XR-Serien angefragt, da kamen nur sehr spärliche Infos. Was ich so aus Erfahrung mit der 783XR-Serie sagen kann:
- Schleifen haben einen Overhead von zwei Ticks, es sei denn, mann nimmt SCTLs.
- Wenn die analogen Ausgänge maximal ein MHz ausgeben können, brauchen sie auch in der Abarbeitung im Diagram ähnlich lange. Wenn man also noch was rechnen muss: Pipelining
Grüße,
ch
PS Wenn Du was findest: Bitte posten, hätte ich auch Interesse dran.
Danke für die schnelle Antwort. Werde ich eben weiterschätzen :-)
Hier nur mal ein Beispiel, was sich ganz plausibel anhört:
Ich habe einen Loop, in dem 2 Analogeingänge abgefragt werden (parallel dazu laufen noch eine ganze Reiher anderer Prozesse) und ich gebe für Debug-Zwecke die tick-Differenz aus. Diese liegt für die 40MHz-Clock stabil bei 174 ticks. Das entspricht einer Dauer von 4,35 µs. Die Spezifikation für AI beträgt 200 ks/s, also 5 µs.
Weiß jemand, ob die Anzeige auf das Frontpanel des FPGA-VIs diese "Messung" beeinflusst? Der restliche parallel laufende Code dürfte zumindest keinen Einfluss haben...
Viele Grüße,
Ulli.