+- LabVIEWForum.de (https://www.labviewforum.de)
+-- Forum: LabVIEW (/Forum-LabVIEW)
+--- Forum: LabVIEW Module (/Forum-LabVIEW-Module)
+---- Forum: LabVIEW FPGA (/Forum-LabVIEW-FPGA)
+---- Thema: 2 VI's abwechseln (/Thread-2-VI-39-s-abwechseln)
2 VI's abwechseln - olum - 03.06.2010 13:04
Hallo
habe ein Problem mit dem FPGA.
Ich moechte meine I/O's in SCTL's bearbeiten. Dafuer habe ich 2 Modi, einen Normalen und einen Wartungsmodus.
Im Normalen weden die DI/O Bitweise angesprochen. Im Wartungsmodus hol ich mir nur die U8 Werte der I/O.
Die Modi sind strikt getrennt und koennen nicht gleichzeitig laufen (Case Struktur).
Das Problem ist das man die I/O Nodes nur einmal im SCTL's verwenden kann.
Jetzt ist mein gedanke ein VI fuer den Normalen und eins fuer den Wartungsmodus zu schrieben und vom RT aus zu steuren welches geladen werden soll. Ist dies moeglich. Und wie kann ich zur Laufzeit die VI's im FPGA tauschen?
Hoffe es kann mir jemand helfen.
Danke
olum
2 VI's abwechseln - chrissyPu - 03.06.2010 13:52
Ja, das müsste gehen. Mit OpenFPGAVI-Reference wählt man aus, welches VI auf den FPGA geladen wird. Dauert natürlich ggf. ein bisschen, aber funktionieren tut das...
Grüße,
ch
PS: Warum nicht die Case-Struktur um die SCTLs? Das ist auch für die Laufzeit besser, da die Case-Strukturen einen festen Overhead haben...
2 VI's abwechseln - olum - 03.06.2010 14:58
Danke fuer die schnelle Antwort.
Habe gleich den Vorschlag mit dem Case aussen ausprobiert aber leider wieder einen Fehler bekommen.
Das Problem, dass an zwei verschiedenen Orten auf die I/O zugegriffen wird bleibt aber bestehen und deshalb kommt auch weiter hin der Fehler.
Werde mir das mal anschauen mit dem Laden von einem VI in den FPGA.
Danke
olum
2 VI's abwechseln - dlambert - 04.06.2010 13:12
Die SCTL ist eine Optimierungsmaßnahme, eine 'Compilerdirektive'. Es gibt an den FPGA I/O's nichts zu optimieren. Daher ist es aus meiner Sicht nur sinnvoll sie ausserhalb der SCTL's anzusprechen. Damit erledigt sich das 'Problem' von selbst.
2 VI's abwechseln - cb - 05.06.2010 10:33
' schrieb:Daher ist es aus meiner Sicht nur sinnvoll sie ausserhalb der SCTL's anzusprechen. Damit erledigt sich das 'Problem' von selbst.
rüchtüüüüüüch. Da das FPGA Programm vermutlich sowieso in einer While-Schleife läuft kann man in der While-Schleife eine State-Machine bauen und in den States eine SCTL für die Optimierung des Codes verwenden. Hab ich schon mehrfach so praktiziert.