+- LabVIEWForum.de (https://www.labviewforum.de)
+-- Forum: LabVIEW (/Forum-LabVIEW)
+--- Forum: LabVIEW Module (/Forum-LabVIEW-Module)
+---- Forum: LabVIEW FPGA (/Forum-LabVIEW-FPGA)
+---- Thema: Frage rund um FPGA und CRIO (/Thread-Frage-rund-um-FPGA-und-CRIO)
Frage rund um FPGA und CRIO - guten - 06.01.2011 14:08
Hallo zusammen
Ich soll in einen bestehenden komplexen System (Hardware + Software) eine Lichtschranke einbauen. LabVIEW 8.2 wird hier verwendet. Es wird ein Analogen Modul verwendet NI 9205, Messart DIFF +-10V.
Das bestehende Projekt ist in proj.jpg zu sehen. Darunter sind FPGA_Lichtschranke.VI und test_3_jan_1.VI die Erweiterungen von mir. FPGA_Lichtschranke.VI wird bereits compiliert.
Lichtschranke selbst funktioniert, hab schon mit einem Voltmeter getestet. Die Frage ist, ist die Programmierung von mir komplett falsch oder was muss noch geändert werden damit ich einen Signal auf Host PC bekomme?
Ich würde mich auch sehr freuen, wenn es überhaupt einen FPGA CRIO Tutorial für Anfänger geben würde.
mfg
guten
Frage rund um FPGA und CRIO - snuz - 06.01.2011 15:38
Hallo guten,
ich tippe mal auf Folgendes, da in deinem FPGA VI der Eingang "AI19" und in deinem HOST VI der Eingang "Lichtschranke" heißt, ist es wohl nicht der gleiche Eingang. Hast Du das schon überprüft?
Gruß snuz
P.S. Achja der Typ I32 stimmt für den analogen Eingang nicht...
Frage rund um FPGA und CRIO - BNT - 06.01.2011 18:13
Hi
Das FPGA-VI muss auf dem FPGA auch gestartet werden.
Entweder implizit in der Konfiguration des Open oder explizit durch den Aufruf des entsprechenden Methodenknotens.
Das NI-9205 Modul muss auch noch explizit auf dem FPGA gestartet und am Ende auch wieder gestoppt werden.
Sieh Dir doch mal die Beispiele im Example-Finder an.
Gruß Holger
Frage rund um FPGA und CRIO - chrissyPu - 06.01.2011 23:28
Nur der Vollständigkeit halber:
' schrieb:ich tippe mal auf Folgendes, da in deinem FPGA VI der Eingang "AI19" und in deinem HOST VI der Eingang "Lichtschranke" heißt, ist es wohl nicht der gleiche Eingang. Hast Du das schon überprüft?Das stimmt nicht, der AI19 schreibt auf den Indikator mit dem Namen "Lichtschranke" und genau dieser wird ausgelesen. Sollte also zumindest an diesem Punkt funktionieren.
' schrieb:P.S. Achja der Typ I32 stimmt für den analogen Eingang nicht...Das stimmt allerdings...
ch
Frage rund um FPGA und CRIO - snuz - 07.01.2011 07:53
Morgen zusammen,
' schrieb:Das stimmt nicht, der AI19 schreibt auf den Indikator mit dem Namen "Lichtschranke" und genau dieser wird ausgelesen. Sollte also zumindest an diesem Punkt funktionieren.
achja, hab FPGA schon lange nicht mehr programmiert, danke chrissyPu für die Korrektur.
Frage rund um FPGA und CRIO - Martin Heller - 07.01.2011 08:41
Tut1
Tut2
Tut3
Frage rund um FPGA und CRIO - guten - 10.01.2011 13:18
Vielen Dank an Alle!
ich habe die FPGA-Programmierung jetzt entsprechend geändert, würden die Werte nun eingelesen in "Lichtschranke"?
Das Compilieren dauert jedes mal sehr lang. Kann man auch ohne Compilieren testen?
Frage rund um FPGA und CRIO - Martin Heller - 10.01.2011 14:33
Ja, aber es ist nicht immer hilfreich....
Ein Rechtsklick auf dein Real-Time-Target und dann "Ausführen des VI auf Entwicklungs-PC" (Execute VI on Development Computer with Simulatet I/0)
5-10min kompilieren ist "normal", denn es muss die ganze Verbindung aufgebaut werden, in VHDL umgewandelt werden, Zeiten berechnet werden etc.
Frage rund um FPGA und CRIO - guten - 10.01.2011 15:52
Hallo
Ich habe nach Martin zur Verfügung gestellte Tutorial Tut3 (Demo1, Demo2, Demo3) mein VIs neu aufgebaut.
Das FPGA.VI habe ich bereits mit Emulator Funktion simuliert, sollte soweit funktionieren, hoff ich mal. Das crio_host.VI wird so ähnlich aufgebaut wie in Tut3 Demo3.
Das crio_host.VI läuft somit doch auf CRIO und nicht auf dem Host PC. Meine Frage wäre, wie kann ich die Daten von crio_host.VI auf einen VI unter "Mein Computer" importieren?
mfg
guten
Frage rund um FPGA und CRIO - Martin Heller - 11.01.2011 09:50
So nebenbei: es gibt Anwendungen, welche nur FPGA benötigen und das .vi auf cRIO (keine Bearbeitung unter Real-Time-Bedingung) weglassen kannst.
Wenn nur "abundzu" Daten aus dem FPGA auslesen möchtest, kannst du vom Host(PC).vi die Daten (FPGA initialisieren, starten, auslesen, stoppen) wie du es gemacht hast, auslesen (bedenke, dass Windows und TCP/IP Verzögerungen verursachen können).
Du kannst auch mit einem DMA-FIFO Daten gepuffert über TCP/IP an den PC senden (kannst dein FGPA.vi über einen Befehl starten, dann zyklisch einen Wert in den Puffer schreiben und später "leicht verzögert" abfragen.
Wenn du eine Verarbeitung auf dem cRIO benötigst, dann brauchst auf dem cRIO 2 zeitkritische Schlaufen. Der mit der niedrigen Priorität benötigst du für die Kommunikation mit dem PC (shared variable etc.) und die andere (deterministisch!) mit der Kommunikation mit dem FPGA.vi.
lg Martin