+- LabVIEWForum.de (https://www.labviewforum.de)
+-- Forum: LabVIEW (/Forum-LabVIEW)
+--- Forum: LabVIEW Module (/Forum-LabVIEW-Module)
+---- Forum: LabVIEW FPGA (/Forum-LabVIEW-FPGA)
+---- Thema: Steigende-/Fallende Flanke (/Thread-Steigende-Fallende-Flanke)
Steigende-/Fallende Flanke - R.B. - 02.09.2008 19:56
Hallo zusammen,
weiss einer wie ich ein FPGA Port Pin auf Steigende-/ bzw. Fallende Flanke prüfen kann?
In VHDL geht es mit rising_edge(PININ).
Danke
Steigende-/Fallende Flanke - MikeS81 - 02.09.2008 20:02
Hallo R.B.,
du kannst dir den letzten Wert in einem Shiftregister merken und dann mit dem neuen Wert auf größer oder kleiner vergleichen, je nach zu findener Flanke.
Mike
Steigende-/Fallende Flanke - dc6xs - 02.09.2008 21:01
Wie wäre es mit nem Flankensensitiven Flipflop?
Gruß,
Rob
Steigende-/Fallende Flanke - cb - 03.09.2008 06:34
ich mach das so:
[attachment=14308]
Steigende-/Fallende Flanke - kpa - 03.09.2008 07:06
Hallo,
am einfachsten geht's mit diesem VI:
kpa
Steigende-/Fallende Flanke - Lucki - 03.09.2008 08:10
' schrieb:ich mach das so:Bei Deinem Beislpiel geht einfach der Klugscheißerinstinkt in mir durch, denn es geht doch einfacher so und die boolsche Logik ist selbst-dokumentierend:
[attachment=14311]
Steigende-/Fallende Flanke - cb - 03.09.2008 12:50
' schrieb:Bei Deinem Beislpiel geht einfach der Klugscheißerinstinkt in mir durch, denn es geht doch einfacher so und die boolsche Logik ist selbst-dokumentierend:
[attachment=41734:Flanke.png]
kein Thema, aber ich hab einfach ein Faible für das XOR
MikeS81 hatte den Größer/kleiner-Vergleich übrigens auch schon vorgeschlagen ...