FIFO-Größe cRio

Hallo,

ich plane mir in nächster Zeit ein cRio-System zuzulegen. Im Vorfeld habe ich mich schon zwecks Programierung des FPGA belesen und denke das Ganz im Wesentlichen versanden zu haben. Eine Sache habe ich jedoch in keinem Manuel von NI gefunden.

a.) ist es möglich statt nur eines Wertes ein Wertepaar in den FIFO zu schreiben oder benutzt man dann zwei FIFOs?

b.) Wieviel Platz ist denn in so einem FIFIO? Wieviele I16-Werte bekomme ich zum Bespiel in einen FIFO bevor er voll ist?

c.) In Beispiel-Host-VIs zum Datentransfer zwischen FPGA und HOST-Rechner sehe ich beim Auslesen des FIFOs immer nur einen einzelnen Wert!? Muss der FIFO nicht einen Array zurückgeben? Das ist doch schließlich der Sinn einer gepufferten Datenübertragung, oder?

d.) Was ist der Unterschied zwischen FIFO und "Memory Write" auf dem FPGA?

Beste Grüße

Pepe

Anzeige

' schrieb:Hallo,

ich plane mir in nächster Zeit ein cRio-System zuzulegen. Im Vorfeld habe ich mich schon zwecks Programierung des FPGA belesen und denke das Ganz im Wesentlichen versanden zu haben. Eine Sache habe ich jedoch in keinem Manuel von NI gefunden.

a.) ist es möglich statt nur eines Wertes ein Wertepaar in den FIFO zu schreiben oder benutzt man dann zwei FIFOs?
<div align="left">
b.) Wieviel Platz ist denn in so einem FIFIO? Wieviele I16-Werte bekomme ich zum Bespiel in einen FIFO bevor er voll ist?

c.) In Beispiel-Host-VIs zum Datentransfer zwischen FPGA und HOST-Rechner sehe ich beim Auslesen des FIFOs immer nur einen einzelnen Wert!? Muss der FIFO nicht einen Array zurückgeben? Das ist doch schließlich der Sinn einer gepufferten Datenübertragung, oder?

d.) Was ist der Unterschied zwischen FIFO und "Memory Write" auf dem FPGA?

Beste Grüße

Pepe

ist zwar schon etwas her dass die frage gestellt wurde aber ein bischen senf kann ich dazu geben.
Allerdings beziehe ich mich auf die FPGA 7813 Karte, ich denke aber es ist bei allen FPGA'S ähnlich.
zu a: mit was du den Fifo vollschreibst ist egal - es ist ein U32
zu b: die Grösse des FiFo im FPGA ist begrenzt durch den verfügbaren Speicher im Chip. Sinn des Fifo ist ja das er auch wieder geleert wird und zwar im Einklang (schöner ausdruck gell!) mit dem Füllen. Also sollte er weder Über- noch unter(?) laufen.
c: Ja - Das gegenstück zum FPGA- Fifo ist das Array im Host
d: den Memory musste adressieren und die Daten bleiben drin, der Fifo wird geleert (First in First out)

Ich hoffe das alles so richtig ist, oder zumindest ansatzweise

Aber etz Packmers wieder...</div>