Darstellungstyp inkompatibel

Hallo zusammen,

Ich habe ein kleines Problem und zwar arbeite ich an einer FPGA Programmierung, welche den Darstellungstyp DBL überhaupt nicht leiden kann. Jedoch macht meine Rückkopplung egal wie ich es anstelle aus meinem FXP ein DBL. Ich habe versucht das zurück zu transformieren, jedoch reicht das kleine Stück an DBL Signal aus um mein Programm unbrauchbar zu machen. Kann man es irgendwie einstellen, dass Eingang = Ausgang ist o.Ä.?

Ich habe das Programmstück angehängt (da funtioniert es einwandfrei weil es nicht in der FPGA Umgebung agiert.) Und einen Screeny mit einem roten Kasten gibt es auch noch oben drauf.

   

Gruß Tim

Hallo Tim,

ich konnte das Problem eben nachstellen, allerdings war das VI da dem Target "Mein Computer" zugeordnet. Ich habe es nicht in einem FPGA-Target ausprobiert…

Was mich an deinem Mini-VI aber sonst wundert:
Warum willst du auf dem FPGA mit GetTime und GetDateTimeString arbeiten?
Warum verwendest du keine Warte-Funktion des FPGA?
Warum dividierst du auf dem FPGA?

Interessanter Effekt, darüber bin ich auch noch nicht gestolpert.

Wenn man an der Wandlung nach FXP eine FXP-Konstante mit den korrekten Einstellungen anschließt, dann lässt sich das Phänomen beseitigen.

Ansonsten kann ich den Kritikpunkten von Gerd nur aus vollen Herzen zustimmen. Wieso im FPGA bei überhaupt die Millisekunden an FXP führen (außer du willst extrem lange warten). Arbeite einfach mit Integer-Werten.

Gruß, Jens

Hallo zusammen,

Danke für die antworten.

(29.04.2016 14:11 )GerdW schrieb:  Was mich an deinem Mini-VI aber sonst wundert:
Warum willst du auf dem FPGA mit GetTime und GetDateTimeString arbeiten?

Ich habe eine Zeitanzeige generiert um zu prüfen ob richtig gezählt wird. Quasi als Vergleichswert. Ich bin neu auf dem Gebiet und überprüfe deshalb viel. Im eigentlichen Programm wird das nicht vorkommen.

(29.04.2016 14:11 )GerdW schrieb:  Warum verwendest du keine Warte-Funktion des FPGA?
Warum dividierst du auf dem FPGA?

Mit der Warte-Funktion hatte ich nur Probleme in der FPGA Umgebung. Der Timer der dort simuliert wird soll dynamisch wieder abgebrochen und resetet werden falls die Bedingungen dafür nicht mehr zutreffen. Konkret geht es darum, dass ein Schieber geöffnet werden soll falls eine Pumpe mehr als 15 Minuten gegen ein geschlosssenes Ventil anfährt. die 0,25 stellt eine viertel sekunde da. Warum ich da nochmal durch 1000 teile muss ich mir nochmal ins Gedächtnis rufen. Das ist aber doch nicht entscheidend oder?

Edit: Die 1000 kommen daher, dass ich im Programm die Schleifendauer auf 250ms gesetzt habe und das eben in die Viertel Sekunde umgerechnet habe. Das wäre in dem Mini-VI nicht nötig gewesen richtig.



Ich werde es jetzt nochmal mit integer probieren. Mal sehen ob das dann klappt.

---

(29.04.2016 15:49 )jg schrieb:  Wenn man an der Wandlung nach FXP eine FXP-Konstante mit den korrekten Einstellungen anschließt, dann lässt sich das Phänomen beseitigen.

Danke Jens,
das hat sofort funktioniert mit der Konstante.


Edit: Da Jens diese Phänomen interessant fand: Man kann die Ausgänge der Rechenoperationen auch überschreiben, dann benötigt man die Konstante(n) nicht.