INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Korrekter Aufbau der VI



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

19.07.2017, 07:42
Beitrag #11

Heber Offline
LVF-Gelegenheitsschreiber
**


Beiträge: 72
Registriert seit: Apr 2017

2012
-
DE


Deutschland
RE: Korrekter Aufbau der VI
(19.07.2017 07:24 )GerdW schrieb:  Hallo Heber,

Zitat:Denn im FPGA VI kann ich nur FXP benutzen (anderes führte zur Fehlermeldung) und im RT VI muss ich anscheinend innerhalb der "Blöcke" des Control Design und Simulation Moduls (Gain Blöcke etc.) DBL benutzen. Daher ist für mich eine Korrektur nicht möglich.
Wieso ist keine Korrektur möglich???
Im FPGA den FXP benutzen - aber eben im selben Format wie die Datenquelle!
Im RT-Host dann dein FXP in DBL umwandeln!

Zitat:wie kann ich ein "an Quelle anpassen" umgekehr realisieren? Also quasi an Ziel anpassen...
Es gibt da eine Palette namens "Conversion Functions"…
Aber bitte erst im RT-Host dein FXP in ein DBL umwandeln!

Wie heißt das auf deutsch? Typumwandlung?
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
19.07.2017, 07:54
Beitrag #12

GerdW Offline
______________
LVF-Team

Beiträge: 17.469
Registriert seit: May 2009

LV2021
1995
DE_EN

10×××
Deutschland
RE: Korrekter Aufbau der VI
Hallo Heber,

hast du die letzten Minuten genutzt, um dir einfach mal die Funktionen in der verlinkten LabVIEW-Hilfe anzuschauen und dann diese bei dir in der Funktionspalette zu suchen? Ist manchmal echt schneller als hier nach Hilfe zu fragen… Wink

Deutsch: "Konvertierung"…

Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
19.07.2017, 08:25
Beitrag #13

Heber Offline
LVF-Gelegenheitsschreiber
**


Beiträge: 72
Registriert seit: Apr 2017

2012
-
DE


Deutschland
RE: Korrekter Aufbau der VI
(19.07.2017 07:54 )GerdW schrieb:  Hallo Heber,

hast du die letzten Minuten genutzt, um dir einfach mal die Funktionen in der verlinkten LabVIEW-Hilfe anzuschauen und dann diese bei dir in der Funktionspalette zu suchen? Ist manchmal echt schneller als hier nach Hilfe zu fragen… Wink

Deutsch: "Konvertierung"…

Ja wie ich ein DBL in FXP umwandle ist mir klar. Wie ich den roten Punkt bei einem AO Note aber weg bekomme, (also dort wo ich nicht auf "an Quelle anpassen" klicken kann) ist mitr nicht ganz klar.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
19.07.2017, 08:32 (Dieser Beitrag wurde zuletzt bearbeitet: 19.07.2017 08:33 von GerdW.)
Beitrag #14

GerdW Offline
______________
LVF-Team

Beiträge: 17.469
Registriert seit: May 2009

LV2021
1995
DE_EN

10×××
Deutschland
RE: Korrekter Aufbau der VI
Hallo Heber,

wie ich gestern hier schon einmal schrieb: passende Controls/Indicators erzeugt man durch Rechtsklick auf den jeweiligen In/Out einer Funktion/Node…

Also: unpassendes AO-FXP-Control löschen, dann Rechtsklick auf den Input deiner FPGA-IO-Node, dann Erstellen->Control… Wall
Oder einfach selbst das FXP-Control auf genau die Einstellungen setzen, die der AO deines FPGA erwartet!

Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
19.07.2017, 08:55
Beitrag #15

Heber Offline
LVF-Gelegenheitsschreiber
**


Beiträge: 72
Registriert seit: Apr 2017

2012
-
DE


Deutschland
RE: Korrekter Aufbau der VI
(19.07.2017 08:32 )GerdW schrieb:  Hallo Heber,

wie ich gestern hier schon einmal schrieb: passende Controls/Indicators erzeugt man durch Rechtsklick auf den jeweiligen In/Out einer Funktion/Node…

Also: unpassendes AO-FXP-Control löschen, dann Rechtsklick auf den Input deiner FPGA-IO-Node, dann Erstellen->Control… Wall
Oder einfach selbst das FXP-Control auf genau die Einstellungen setzen, die der AO deines FPGA erwartet!

Eben das geht nicht wenn ich rechtsklick -> erstellen-> Bedienelemnt anklicke und dann die Verbindung trenne, um das Bedienelement in eine Sequenz zu packen und es dann wieder zu verbinden. In diesem Fall kommt es wieder zum roten Punkt. Gleiches gilt für das Schreiben eines FXP in ein Read/Write FPGA-Note. Hier ist der CoercionDot auch vorhanden.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
19.07.2017, 09:08 (Dieser Beitrag wurde zuletzt bearbeitet: 19.07.2017 09:20 von GerdW.)
Beitrag #16

GerdW Offline
______________
LVF-Team

Beiträge: 17.469
Registriert seit: May 2009

LV2021
1995
DE_EN

10×××
Deutschland
RE: Korrekter Aufbau der VI
Hallo Heber,

Zitat:wenn ich rechtsklick -> erstellen-> Bedienelemnt anklicke und dann die Verbindung trenne, um das Bedienelement in eine Sequenz zu packen und es dann wieder zu verbinden. In diesem Fall kommt es wieder zum roten Punkt.
Wozu benötigst du die Sequenz?
Warum sollte sich der FXP-Typ des Controls einfach so ändern? Bei mir macht er das nicht, wenn ich eben deine Programmierschritte nachstelle!

Dein AO erwartet einen FXP vom Typ (±,20,5), wie dir die Kontexthilfe anzeigt. Eben so sollte dein FXP-Control konfiguriert sein, sowohl im FPGA als auch im RT-Host.
Beim AI handelt es sich um den FXP-Typ (±,24,5) laut Kontexthilfe. Leider verwendest du aber (±,16,16) in deinem letzten Upload…

Zitat:Gleiches gilt für das Schreiben eines FXP in ein Read/Write FPGA-Note. Hier ist der CoercionDot auch vorhanden.
Weil die FXP-Typen nicht übereinstimmen. Kann man alles einstellen/konfigurieren…
Wie schon erwähnt: einfach die Kontexthilfe nutzen!

So sollte dein FPGA-VI aussehen:
   
Ohne CoercionDots! Smile (Aber die Kanäle noch unsortiert…)

Und so dein RT-VI:
   
Auch ohne CoercionDots!
Bzw. der eine beim Schreiben des AO stört nicht, da LabVIEW hier selbst korrekt von DBL ins passende FXP wandelt!

P.S.: Deine GlobaleVariable(-Definition) wird zwar sowohl im RT als auch im FPGA verwendet, verweist dort aber jeweils auf eine andere Instanz!

Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
19.07.2017, 13:08
Beitrag #17

Heber Offline
LVF-Gelegenheitsschreiber
**


Beiträge: 72
Registriert seit: Apr 2017

2012
-
DE


Deutschland
RE: Korrekter Aufbau der VI
(19.07.2017 09:08 )GerdW schrieb:  Hallo Heber,

Zitat:wenn ich rechtsklick -> erstellen-> Bedienelemnt anklicke und dann die Verbindung trenne, um das Bedienelement in eine Sequenz zu packen und es dann wieder zu verbinden. In diesem Fall kommt es wieder zum roten Punkt.
Wozu benötigst du die Sequenz?
Warum sollte sich der FXP-Typ des Controls einfach so ändern? Bei mir macht er das nicht, wenn ich eben deine Programmierschritte nachstelle!

Dein AO erwartet einen FXP vom Typ (±,20,5), wie dir die Kontexthilfe anzeigt. Eben so sollte dein FXP-Control konfiguriert sein, sowohl im FPGA als auch im RT-Host.
Beim AI handelt es sich um den FXP-Typ (±,24,5) laut Kontexthilfe. Leider verwendest du aber (±,16,16) in deinem letzten Upload…

Zitat:Gleiches gilt für das Schreiben eines FXP in ein Read/Write FPGA-Note. Hier ist der CoercionDot auch vorhanden.
Weil die FXP-Typen nicht übereinstimmen. Kann man alles einstellen/konfigurieren…
Wie schon erwähnt: einfach die Kontexthilfe nutzen!

So sollte dein FPGA-VI aussehen:

Ohne CoercionDots! Smile (Aber die Kanäle noch unsortiert…)

Und so dein RT-VI:

Auch ohne CoercionDots!
Bzw. der eine beim Schreiben des AO stört nicht, da LabVIEW hier selbst korrekt von DBL ins passende FXP wandelt!

P.S.: Deine GlobaleVariable(-Definition) wird zwar sowohl im RT als auch im FPGA verwendet, verweist dort aber jeweils auf eine andere Instanz!

Habe noch ne Frage zu dem Programm. Laufen die Rechnungen auf dem FPGA oder nicht?
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
19.07.2017, 13:12 (Dieser Beitrag wurde zuletzt bearbeitet: 19.07.2017 13:14 von GerdW.)
Beitrag #18

GerdW Offline
______________
LVF-Team

Beiträge: 17.469
Registriert seit: May 2009

LV2021
1995
DE_EN

10×××
Deutschland
RE: Korrekter Aufbau der VI
Hallo Heber,

ich hatte doch schon mal gebeten, Fragen hier im Forum und NICHT per PN zu stellen!
Anniemacht_2Warnung1Post-880-1250020144

Zitat:Laufen die Rechnungen auf dem FPGA oder nicht?
Auf dem FPGA läuft nur der Inhalt deines FPGA-VIs.
In deinem letzten Anhang war das nur die reine IO-Geschichte und keinerlei "Rechnung" - siehe meine Bilder oben…

Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
19.07.2017, 13:22
Beitrag #19

Heber Offline
LVF-Gelegenheitsschreiber
**


Beiträge: 72
Registriert seit: Apr 2017

2012
-
DE


Deutschland
RE: Korrekter Aufbau der VI
(19.07.2017 13:12 )GerdW schrieb:  Hallo Heber,

ich hatte doch schon mal gebeten, Fragen hier im Forum und NICHT per PN zu stellen!
Anniemacht_2Warnung1Post-880-1250020144

Zitat:Laufen die Rechnungen auf dem FPGA oder nicht?
Auf dem FPGA läuft nur der Inhalt deines FPGA-VIs.
In deinem letzten Anhang war das nur die reine IO-Geschichte und keinerlei "Rechnung" - siehe meine Bilder oben…

Aber was nutzt mir dann die Regelschleife in der ich die ganzen tollen Blöcke habe, wenn ich diese aber nicht auf dem FPGA benutzen kann? Huh
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
19.07.2017, 13:37 (Dieser Beitrag wurde zuletzt bearbeitet: 19.07.2017 13:47 von GerdW.)
Beitrag #20

GerdW Offline
______________
LVF-Team

Beiträge: 17.469
Registriert seit: May 2009

LV2021
1995
DE_EN

10×××
Deutschland
RE: Korrekter Aufbau der VI
Hallo Heber,

Zitat:was nutzt mir dann die Regelschleife in der ich die ganzen tollen Blöcke habe, wenn ich diese aber nicht auf dem FPGA benutzen kann?
Überlegt man sich so etwas nicht schon, bevor man es programmiert? Hmm
Was sind denn überhaupt die Anforderungen an die Regelung? Welche Taktraten musst du hier erreichen?

Du kannst auch auf dem FPGA eine Regelschleife implementieren: Nur eben nicht mit der Sim-Schleife, sondern mit den Funktionen in der FPGA-Palette…
Hier mal eine alte und veraltete NI-AppNote zum Thema. Ansonsten einfach mal die LabVIEW-Hilfe zu den FPGA-Funktionen lesen!

Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  Suche Ideen für den Aufbau eines neuen Programms TpunktN 4 3.774 17.12.2020 11:23
Letzter Beitrag: MScz
Wink Aufbau & die Architektur vom LabVIEW DAYA 3 4.007 31.03.2017 19:44
Letzter Beitrag: DAYA
  "array" aufbau, vergleichen, schnell wrock 5 5.173 02.09.2015 17:55
Letzter Beitrag: jg
  Temperaturschrank aufbau pazi 3 3.668 04.08.2015 13:42
Letzter Beitrag: GerdW
  Aufbau LV Messung el_pablone 8 5.714 20.03.2015 09:51
Letzter Beitrag: GerdW
  Aufbau einer Regelung via Auto-Tuning-Regler Fredy Dilker 1 5.328 25.03.2014 14:34
Letzter Beitrag: GerdW

Gehe zu: