Korrekter Aufbau der VI

(19.07.2017 07:24 )GerdW schrieb:  Hallo Heber,

Zitat:Denn im FPGA VI kann ich nur FXP benutzen (anderes führte zur Fehlermeldung) und im RT VI muss ich anscheinend innerhalb der "Blöcke" des Control Design und Simulation Moduls (Gain Blöcke etc.) DBL benutzen. Daher ist für mich eine Korrektur nicht möglich.

Wieso ist keine Korrektur möglich???
Im FPGA den FXP benutzen - aber eben im selben Format wie die Datenquelle!
Im RT-Host dann dein FXP in DBL umwandeln!

Zitat:wie kann ich ein "an Quelle anpassen" umgekehr realisieren? Also quasi an Ziel anpassen...

Es gibt da eine Palette namens "Conversion Functions"…
Aber bitte erst im RT-Host dein FXP in ein DBL umwandeln!

Wie heißt das auf deutsch? Typumwandlung?

Anzeige

Hallo Heber,

hast du die letzten Minuten genutzt, um dir einfach mal die Funktionen in der verlinkten LabVIEW-Hilfe anzuschauen und dann diese bei dir in der Funktionspalette zu suchen? Ist manchmal echt schneller als hier nach Hilfe zu fragen…

Deutsch: "Konvertierung"…

(19.07.2017 07:54 )GerdW schrieb:  Hallo Heber,

hast du die letzten Minuten genutzt, um dir einfach mal die Funktionen in der verlinkten LabVIEW-Hilfe anzuschauen und dann diese bei dir in der Funktionspalette zu suchen? Ist manchmal echt schneller als hier nach Hilfe zu fragen…

Deutsch: "Konvertierung"…

Ja wie ich ein DBL in FXP umwandle ist mir klar. Wie ich den roten Punkt bei einem AO Note aber weg bekomme, (also dort wo ich nicht auf "an Quelle anpassen" klicken kann) ist mitr nicht ganz klar.

Hallo Heber,

wie ich gestern hier schon einmal schrieb: passende Controls/Indicators erzeugt man durch Rechtsklick auf den jeweiligen In/Out einer Funktion/Node…

Also: unpassendes AO-FXP-Control löschen, dann Rechtsklick auf den Input deiner FPGA-IO-Node, dann Erstellen->Control…
Oder einfach selbst das FXP-Control auf genau die Einstellungen setzen, die der AO deines FPGA erwartet!

(19.07.2017 08:32 )GerdW schrieb:  Hallo Heber,

wie ich gestern hier schon einmal schrieb: passende Controls/Indicators erzeugt man durch Rechtsklick auf den jeweiligen In/Out einer Funktion/Node…

Also: unpassendes AO-FXP-Control löschen, dann Rechtsklick auf den Input deiner FPGA-IO-Node, dann Erstellen->Control…
Oder einfach selbst das FXP-Control auf genau die Einstellungen setzen, die der AO deines FPGA erwartet!

Eben das geht nicht wenn ich rechtsklick -> erstellen-> Bedienelemnt anklicke und dann die Verbindung trenne, um das Bedienelement in eine Sequenz zu packen und es dann wieder zu verbinden. In diesem Fall kommt es wieder zum roten Punkt. Gleiches gilt für das Schreiben eines FXP in ein Read/Write FPGA-Note. Hier ist der CoercionDot auch vorhanden.

Hallo Heber,

Zitat:wenn ich rechtsklick -> erstellen-> Bedienelemnt anklicke und dann die Verbindung trenne, um das Bedienelement in eine Sequenz zu packen und es dann wieder zu verbinden. In diesem Fall kommt es wieder zum roten Punkt.

Wozu benötigst du die Sequenz?
Warum sollte sich der FXP-Typ des Controls einfach so ändern? Bei mir macht er das nicht, wenn ich eben deine Programmierschritte nachstelle!

Dein AO erwartet einen FXP vom Typ (±,20,5), wie dir die Kontexthilfe anzeigt. Eben so sollte dein FXP-Control konfiguriert sein, sowohl im FPGA als auch im RT-Host.
Beim AI handelt es sich um den FXP-Typ (±,24,5) laut Kontexthilfe. Leider verwendest du aber (±,16,16) in deinem letzten Upload…

Zitat:Gleiches gilt für das Schreiben eines FXP in ein Read/Write FPGA-Note. Hier ist der CoercionDot auch vorhanden.

Weil die FXP-Typen nicht übereinstimmen. Kann man alles einstellen/konfigurieren…
Wie schon erwähnt: einfach die Kontexthilfe nutzen!

So sollte dein FPGA-VI aussehen:
   
Ohne CoercionDots! (Aber die Kanäle noch unsortiert…)

Und so dein RT-VI:
   
Auch ohne CoercionDots!
Bzw. der eine beim Schreiben des AO stört nicht, da LabVIEW hier selbst korrekt von DBL ins passende FXP wandelt!

P.S.: Deine GlobaleVariable(-Definition) wird zwar sowohl im RT als auch im FPGA verwendet, verweist dort aber jeweils auf eine andere Instanz!

Anzeige

(19.07.2017 09:08 )GerdW schrieb:  Hallo Heber,

Zitat:wenn ich rechtsklick -> erstellen-> Bedienelemnt anklicke und dann die Verbindung trenne, um das Bedienelement in eine Sequenz zu packen und es dann wieder zu verbinden. In diesem Fall kommt es wieder zum roten Punkt.

Wozu benötigst du die Sequenz?
Warum sollte sich der FXP-Typ des Controls einfach so ändern? Bei mir macht er das nicht, wenn ich eben deine Programmierschritte nachstelle!

Dein AO erwartet einen FXP vom Typ (±,20,5), wie dir die Kontexthilfe anzeigt. Eben so sollte dein FXP-Control konfiguriert sein, sowohl im FPGA als auch im RT-Host.
Beim AI handelt es sich um den FXP-Typ (±,24,5) laut Kontexthilfe. Leider verwendest du aber (±,16,16) in deinem letzten Upload…

Zitat:Gleiches gilt für das Schreiben eines FXP in ein Read/Write FPGA-Note. Hier ist der CoercionDot auch vorhanden.

Weil die FXP-Typen nicht übereinstimmen. Kann man alles einstellen/konfigurieren…
Wie schon erwähnt: einfach die Kontexthilfe nutzen!

So sollte dein FPGA-VI aussehen:

Ohne CoercionDots! (Aber die Kanäle noch unsortiert…)

Und so dein RT-VI:

Auch ohne CoercionDots!
Bzw. der eine beim Schreiben des AO stört nicht, da LabVIEW hier selbst korrekt von DBL ins passende FXP wandelt!

P.S.: Deine GlobaleVariable(-Definition) wird zwar sowohl im RT als auch im FPGA verwendet, verweist dort aber jeweils auf eine andere Instanz!

Habe noch ne Frage zu dem Programm. Laufen die Rechnungen auf dem FPGA oder nicht?

Hallo Heber,

ich hatte doch schon mal gebeten, Fragen hier im Forum und NICHT per PN zu stellen!

Zitat:Laufen die Rechnungen auf dem FPGA oder nicht?

Auf dem FPGA läuft nur der Inhalt deines FPGA-VIs.
In deinem letzten Anhang war das nur die reine IO-Geschichte und keinerlei "Rechnung" - siehe meine Bilder oben…

(19.07.2017 13:12 )GerdW schrieb:  Hallo Heber,

ich hatte doch schon mal gebeten, Fragen hier im Forum und NICHT per PN zu stellen!

Zitat:Laufen die Rechnungen auf dem FPGA oder nicht?

Auf dem FPGA läuft nur der Inhalt deines FPGA-VIs.
In deinem letzten Anhang war das nur die reine IO-Geschichte und keinerlei "Rechnung" - siehe meine Bilder oben…

Aber was nutzt mir dann die Regelschleife in der ich die ganzen tollen Blöcke habe, wenn ich diese aber nicht auf dem FPGA benutzen kann?

Hallo Heber,

Zitat:was nutzt mir dann die Regelschleife in der ich die ganzen tollen Blöcke habe, wenn ich diese aber nicht auf dem FPGA benutzen kann?

Überlegt man sich so etwas nicht schon, bevor man es programmiert?
Was sind denn überhaupt die Anforderungen an die Regelung? Welche Taktraten musst du hier erreichen?

Du kannst auch auf dem FPGA eine Regelschleife implementieren: Nur eben nicht mit der Sim-Schleife, sondern mit den Funktionen in der FPGA-Palette…
Hier mal eine alte und veraltete NI-AppNote zum Thema. Ansonsten einfach mal die LabVIEW-Hilfe zu den FPGA-Funktionen lesen!