Probleme mit LabVIEW8.6. FPGA-Compiler

Hi,

ich habe gerade (vielleicht etwas unvorsichtig...) mein System auf LabVIEW 8.6. samt den Entsprechenden RIO 3.0, FPGA- und RT-Modulen upgegraded. Vorher hatte ich in LabVIEW 8.2.1. mit entsprechenden Modulen mein FPGA-System programmiert und getestet. Die Auslastung meines FPGA (7830R) lag so im Bereich von 60-80% der vorhandenen Logic Slices.

Jetzt, LabVIEW 8.6. gestartet, compiliert, Abbruch, da er auf einmal 320% der Logic Slices belegen wollte. Software wurde in der zwischenzeit nicht geändert (vom Verschieben einiger Kommentare vielleicht mal abgesehen...).

Hat jemand ggf. ähnliche Erfahrungen gemacht? Wäre über Ideen dankbar...

Grüße,

chrissyPu

Anzeige

Hast du vielleicht aus irgend einem Grund die neue Scan-Engine mit eingebaut?

http://zone.ni.com/devzone/cda/tut/p/id/7732#toc0

VDB

' schrieb:Hast du vielleicht aus irgend einem Grund die neue Scan-Engine mit eingebaut?

http://zone.ni.com/devzone/cda/tut/p/id/7732#toc0

VDB

Hi,

danke für den Tipp - eigetnlcih hab ich an dem VI nichts geändert, wobei ich nicht weiß, ob mein Code mit 8.6. nicht anders umgesetzt wird... Könnte aber auch sein, dass es was mit meinen FiFos zu tun hat, die irgendwie anders initialisiert werden - das was bis jetzt das einzige, was aus der compilerausgabe zu lesen war....

Grüße,

ch

Hi chrissyPu,

habe leider das gleiche Problem. Die meisten cRIO FPGA VIs, welche unter 8.51 noch problemlos zu compilieren waren, können mit 8.6 nicht übersetz werden.
Die Fehlermeldung zeigt einen unsinnig hohen Resourcenbedarf...
Hast Du schon eine Lösung gefunden?

Gruß Marco K.

Hi,

ich kam noch nicht dazu, mich weiter damit zu beschäftigen. Meine Anfrage bei NI ergab, dass er mir aufgrund eines FiFos wohl zu viel Platz reserviert hat - kann sein, dass das ganze irgendwie mit neuen Angaben in der jeweiligen Initialisierung zusammen hängt...

Wie gesagt, mehr weiß ich auch noch nicht im Moment... Grüße,

ch

Also,

hab mich mal ein bisschen drangesetzt, was ich rausfinden konnte: ein vordefinierter Memoryblock wurden von 8.6 in den FPGA übernommen und mit LUTs realisiert, da das Memory wohl voll war. Dieser Vorgang ist die Ursache für den großen Ressourcenbedarf und ließ sich auch nachvollziehen, wenn man den entsprechenden Memorblock aus dem Projekt entfernt hatte.

Warum lief das ganze aber in 8.2? Laut NI-Support wurden in 8.2 diverse Fehlermeldungen nicht ausgegeben, sondern Code einfach implementiert und ggf. gekürzt bzw. geändert. Mit ein bisschen Suche hab ich mal überschlagen, wieviel Speicherplatz meine Komponenten brauchen und kam damit auf einen höheren Wert Memory vorhanden war - ggf. wurde da also entsprechend teilweise was reduziert. Komischerweise hat das VI funktioniert - und das war nur möglich, wenn ein ganz bestimmter DMA-Channel gekürzt worden wäre...

Bei mir funktioniert es jetzt, nachdem ich ein paar Ressourcen reduziert habe - und ich glaub jetzt einfach mal dran, dass NI im Compilervorgang irgendwie erkennen konnte, welchen FIFO sie hätten automatisch kürzen können...

Viele Grüße,

ch