INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Signaltransfer RT-FPGA



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

17.01.2010, 10:28
Beitrag #1

martin.stueckler Offline
LVF-Neueinsteiger


Beiträge: 2
Registriert seit: Jan 2010

9.0
2008
en

9412
Oesterreich
Signaltransfer RT-FPGA
hallo

Für meine Diplomarbeit soll ich über das cRIO ein Signal im RT erstellen und das Signal mit einem FIFO an den FPGA senden und über ein AO Modul ausgeben (prinzipiell ein Signalgenerator) . Leider sind die Ergebnisse am AO Modul ziemlich daneben. Hatte jemand schon einmal mit einem ähnlichen Problem zu kämpfen? Kann das an irgendwelchen inkompatliben Datenformaten liegen oder sind die Einstellungen am FIFO daneben?
Beim vorliegenden Programm habe ich mich aufs wesentliche beschränkt, also einfach versucht das ganze mit einem Sinussignal hinzubiegen.

mfg
Martin


Angehängte Datei(en) Thumbnail(s)
   
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
17.01.2010, 18:49
Beitrag #2

chrissyPu Offline
LVF-Stammgast
***


Beiträge: 467
Registriert seit: Jun 2006

2014 PDS
2006
DE_EN

64283
Deutschland
Signaltransfer RT-FPGA
Der Fifo nimmt kein Array als Eingang, meine ich... Außerdem hast Du so mal so gar kein Timing.
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
19.01.2010, 22:00
Beitrag #3

martin.stueckler Offline
LVF-Neueinsteiger


Beiträge: 2
Registriert seit: Jan 2010

9.0
2008
en

9412
Oesterreich
Signaltransfer RT-FPGA
mit dem hinzugefügten timing komme ich aufs selbe ergebnis. kann es sein, dass ich das FIFO falsch konfiguriert habe?
gibts noch eine andere möglichkeit so ein signal (array) vom host zum target zu bringen? jetzt hab ich es mit einem cluster versucht. funktioniert auch nicht.

(wundert euch nicht über meine spartanisch kläglichen versuche. ich bin kompletter einsteigerTongue)

mfg
Martin
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
20.01.2010, 08:44 (Dieser Beitrag wurde zuletzt bearbeitet: 20.01.2010 08:59 von chrissyPu.)
Beitrag #4

chrissyPu Offline
LVF-Stammgast
***


Beiträge: 467
Registriert seit: Jun 2006

2014 PDS
2006
DE_EN

64283
Deutschland
Signaltransfer RT-FPGA
Ich hab gerade keine Zeit, das nachzuvollziehen (und auch kein LV2009)... Cluster ist m.E. auf jeden Fall nicht die sinnigste Idee.

Zu Deiner Frage nach dem richtig konfigurierten FIFO: Kann man nicht beantworten, wenn Du die Einstellungen nicht mitschickst. Prüfen würde ich, ob die Datentypen stimmen (gab mal eine Version, wo die FIFOs nur U32 konnten, vielleicht war das aber auch nur Targe --> Host) und halt die Länge, die du Konfigurierst.

Und auch beim Timing würde ich schauen, Du musst ja irgendwie sicher stellen, dass immer genug Daten im Fifo sind, wenn Du sie ausgeben willst...

Ganz dumme Frage noch: Wie groß ist der Wert von "Amplitude"? Wenn Du 32bit Integer ausgeben willst (welcher DA-Wandler kann das denn eigentlich? So weit ich weiß gibt's auch bei cRIO nur 24bit maximal oder so...) müsste der Wert schon ziemlich hoch sein, so im Bereich einiger zehn Millionen, wenn Du auf dem Ausgang in den Bereich von 10% der maximalen Ausgangsspannung willst (Fullscale wäre sowas im Bereich von 2^31 = 2,15 Milliarden Digits). So, wie es der Screenshot zeigt, hast Du gar keine Skalierung drin...

Grüße,

ch

edit: Inhaltlichen schwachfug wieder gelöscht... Meine Erinnerung war irgendwann mal besser... :|
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
30
Antwort schreiben 


Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  Sind Referenzen auf FPGA-Variablen in FPGA vi möglich? Felix777 2 8.038 26.10.2015 20:41
Letzter Beitrag: Felix777
  FPGA-Referenz öffnen: FPGA-VI nicht kompiliert LauraP. 9 13.436 17.03.2015 16:58
Letzter Beitrag: LauraP.

Gehe zu: