Schalter in bestimmten Rahmen einer Sequenz "latchen"?

Folgendes Problem:

Ich habe eine Sequenz. Im Verlaufe dieser möchte ich eine boolsche Variable einmalig betätigen. Also auf `latch´setzen.
Wie bewerkstellige ich dies, dass die Variable wirklich erst im zutreffenden Rahmen auf true und anschließend automatisch wieder auf false gesetzt wird?
Im angehängten VI soll in jeder while-Schleife, anstelle der True Konstante, eine boolsche Variable angeschlossen sein, welche das Sub VI ausführt

Danke
Gruß Jan

Anzeige

Das sollte ins entsprechende Forum...

http://www.LabVIEWforum.de/LabVIEW-FPGA-f63.html

Dann hätte ich's gar nicht erst runterladen müssen!

A.

Entschuldige meine Nachfrage, aber weshalb ist es hier falsch? Dachte das wäre ein allgmeines Problem, unabhängig von der Verwendung der FPGA!?


Edit: Sofern es so ist, kannst du es bitte verschieben?

Gruß und Dank

Jan

Also ich habe glaube ich die Frage nicht so ganz verstanden und das VI ist mir zu groß und unübersichtlich, als dass ich mich da jetzt reinwühle. ;-)

Dazu fehlt mir die Zeit - sorry....

Wenn du das Problem in einem vereinfachten BeispielVI darstellen kannst, bei welchem das Blockdiagram komplett auf meinen Monitor (1280*1024) passt, dann schaue ich gern nochmal rein und helfe!
Wenn du solch ein vereinfachtes Beispiel bringst, dann passt die Frage auch ins allgemeine Forum.

...obwohl - passt so eigentlich auch. Man sollte nur noch den Kommentar hinzufügen, dass das oben zu findende VI FPGA-Code enthält.

' schrieb:Entschuldige meine Nachfrage, aber weshalb ist es hier falsch? Dachte das wäre ein allgmeines Problem, unabhängig von der Verwendung der FPGA!?

Wenn man das FPGA-Zeugs nicht installiert hat, sucht sich LV nen Wolf...und darauf hab ich keine Lust!

Mir geht es, was Dein VI betrifft, nicht besser als Tobias.
Die allgemeine Antwort auf die Frage ist: Das Boolsche Bedienelement sollte per Eigenschaftknoten ausgegraut und deaktiviert sein, solange die Bedienung nicht erwünscht ist. Daß sich das nicht mit der Latch-Eigenschaft verträgt, ist kein Nachteil. Das Rücksetzen auf false nach der Bedienung kannst Du ja gleich in einem Eigenschaftsknoten zusammen mit dem erneuten Ausgrauen machen.

' schrieb:Also ich habe glaube ich die Frage nicht so ganz verstanden und das VI ist mir zu groß und unübersichtlich, als dass ich mich da jetzt reinwühle. ;-)

Dazu fehlt mir die Zeit - sorry....

Wenn du das Problem in einem vereinfachten BeispielVI darstellen kannst, bei welchem das Blockdiagram komplett auf meinen Monitor (1280*1024) passt, dann schaue ich gern nochmal rein und helfe!
Wenn du solch ein vereinfachtes Beispiel bringst, dann passt die Frage auch ins allgemeine Forum.

...obwohl - passt so eigentlich auch. Man sollte nur noch den Kommentar hinzufügen, dass das oben zu findende VI FPGA-Code enthält.

Ja meine Strukturen sind sicher alles andere als immer logisch und nachvollziehbar.
Hab mal versuch das grundlegende Problem zu vereinfachen.
An den beiden Stellen, an denen die rot markierten True Konstante sind sollte bei Möglichkeit kurz "gelachted" (super Anglizismus) werden.
Das Beispiel kann man ja dann auf beliebig viele Rahmen übertragen.
Hoffe mein Problem wird hier klarer

Danke für eure Mühe.


Edit:

Hallo Lucki, könntest du mir, das vielleicht anhand meines Beispiels verdeutlichen? Hab mit den Eigenschaftsknoten leider wenig Erfahrung bisher sammeln können.

' schrieb:Hallo Lucki, könntest du mir, das vielleicht anhand meines Beispiels verdeutlichen?

Hier einfaches Beispiel:

  aktivieren.vi (Größe: 9,98 KB / Downloads: 224)

' schrieb:Ja meine Strukturen sind sicher alles andere als immer logisch und nachvollziehbar.

Und jede Menge (potenzielle) RaceConditions, die wegen der Verwendung von unnützer lokalen Variablen entstehen.

Sprich lieber ein paar "Verzweigungen" verwenden, anstatt zu versuchen das Programm mittels lok. Variablen übersichtlicher zu machen, sofern von Übersicht überhaupt die Rede bei mir sein kann!?

Danke schon mal für das Beispiel, gucke morgen sofort rein, wenn ich am Arbeitsplatz bin.