FPGA Clock

Moin Ra!

Ich bin gerade wieder etwas durch das Forum gestiefelt und dabei auf deinen Beitrag gestoßen. Deine Anfrage ist zwar schon länger her, aber ich antworte trotzdem einfach mal.
Wenn ich dich richtig verstehe brauchst du eigentlich doch nichts anderes, als in deine SCTL ein Shift-Register mit einem Boolschen Wert. Den Wert des Registers negierst du dann bei jedem Schleifendurchlauf und gibst ihn daraufhin auf einen definierten digitalen Ausgang deiner Hardware. Gleichzeitig schreibst ihn natürlich wieder zurück in das Shift-Register und der Spaß beginnt dann einfach von vorne. Resultat auf dem digitalen Ausgang eine Pulsfolge im Stand und in der Länge von 1/Taktrate.

Schöne Grüße
Falk