Welche Optimierungen?

Wenig FPGA- und Real-Time-Leute hier im Forum ...

Ich habe die beiden Arrays nun durch je ein RT-FIFO ersetzt. Soweit ich weiß, sind diese zwar nicht unbedingt dafür gedacht, aber wenn ich das richtig sehe komme ich nun auf eine Durchlaufzeit der Hauptschleife von ca. 7 ms im Vergleich zu 130 ms vorher.
Das wäre eine enorme Steigerung.

Aber ob das sein kann und wieso das so viel schneller ist als Arrays, verstehe ich nicht.