PWM counter - unpräzise Phasenbestimmung

Hallo Christian,
Danke für die Idee! In einer früheren Version des Counters hatte ich alles (also Counterlogik und FPGA I/O) in einer While-Loop bei 200kHz. Der Sensorhersteller gibt eine Mindestabtastung des Signals mit 10facher Frequenz an, was in meinem konkreten Fall mindestens 8333Hz bedeuten würde. Allerdings erschien mir bei 10facher Abtatsung des PWM-Singnals die Flankenerkennung recht ungenau, deshalb bin ich gleich recht hoch eingestiegen.
Da sich bei 200kHz das gleiche Verhalten gezeicht hat, dachte ich ich baue das ganz so um, dass es in eine SCTL passt (hab nochmal nachgeschaut die Timed Loop ist in diesem Fall eine SCTL) und erhöhe nochmals die Abtastung...mit dem Ergebnis, dass sich nichts verändert hat.

Ich dachte eigentlich, dass je höher die Frequenz des Counters, desto genauer die Phasenbestimmung des PWM-Signals. Aber vielleicht irre ich mich da, denkst du dass eine niedrigere Abtastung das "Rausch"-Verhalten verbessert?
Letzten Endes äußert sich diese "unpräzise" Phasenbestimmung in 1m/s^2 Schwankungen nach der Skalierung...was ziemlich "bescheiden" ist.

Aber in der Counterlogik hast du jetzt keinen Fehler entdeckt oder?

Vielen Dank, Gruß

Nico