PWM counter - unpräzise Phasenbestimmung

Ich muss mich bezüglich meiner Aussagen zur SCTL korrigieren. Die SCTL kann als echte Loop und auch mit Schieberegistern ausgeführt werden. Problematisch ist tatsächlich die Verwendung von IO. Laut diesem Vortrag beim VIP FPGA under the Hood ist nur digital IO in SCTL möglich. Beim Modul 9403 ließ sich der Code in der SCTL compilieren und ist damit fehlerfrei. Das sich der Port nicht in 25ns aktualisieren lässt ist eben nicht vom FPGA sondern nur vom Modul abhängig.

Wenn es Dir um Performance geht versuchs mit 10µs Looptime und verwende Pipelining. Da verlierst Du zwar den ersten Zyklus aber danach laufen Processing und IO parallel. Teste die Performance mit einer einfachen Togglefunktion und angeschlossenem Counter.

Hope it helps
Christian