PWM counter - unpräzise Phasenbestimmung

Hallo Zusammen,
konnte Nilbog's Vermutung leider erst heute verifizieren und das kurze Resumee lautet. Nilbog's Vermutung trifft zu! Die 7µs die beim Auslesen der 32 Kanäle des NI9403 vergehen erzeugen einfach einen zu großen Jitter bei der Flankenerkennung des PWM-Signals.
Habe die PWM-Frequenz am Signalgenerator immer weiter runtergeschraubt und je niedriger die PWM-Frequenz, desto kleiner die Schwankungen um den eingestellten Duty-Cycle-Wert. So gesehen eignet sich das 9403 Modul nicht um PWM-Signale > 14Hz zu decodieren (kommt natürlich auf den Anspruch des Anwenders an, aber zur Decodierung von Beschleunigungssignalen definitiv ungeeignet).
Da sich jetzt Niemand mehr bezüglich der Counterlogik gemeldet hat gehe ich davon aus, dass an dieser Stelle alles in Ordnung ist. Trotzdem auch nochmal ein Dankeschön an dlambert für die VIP '10 Unterlagen. Hab sie mir angeschaut und denke, dass es eine sinnvolle Ergänzung zum FPGA-Training ist, da hier das Pipelining stärker hervorgehoben wird.

Also vielen Dank für eure Hilfe!

mfG Nico