Signal erstellen und gleichzeitig Regeln?

Also,

- Double auf FPGA geht nicht. Warum auch immer du das Programmieren kannst. Auf Fixpoint würde ich auch verzichten, die Ausgabe ist sowieso integer-basierend, da spart man Slices...
- Die Übergabe zwischen den Schleifen funktioniert so nicht. Am Ausgang der oberen Schleife liegt (und das ist LabView-allgemein, nicht FPGA-spezifisch) erst nach Ende der Schleife ein Wert an. Daher: Übergabe zwischen den beiden muss anders geregelt werden. Da ich das noch nicht gemacht habe, nur ein Tipp: Globale Variable. Laut NI auf FPGA der Lokalen vorzuziehen. Alternativ ein Melder, wobei ich nicht weiß, ob das auf dem FPGA funktioniert.
- Über das Speichern von Soll-, Ist- und Ausgabewert des Reglers würde ich nochmal nachdenken, könnte zu Laufzeitproblemen führen. alternativ: Die drei Zahlen in ein Array (bzw. besser einfach die entsprechenden Bits zusammen packen,d as geht auf dem FPGA instantan) packen und das Array/Bitmuster einmal in den FiFo schreiben. KÖnnte mir vorstellen, dass die Fifo-Zugriffszeit dadurch besser wird, Mechatronik-Ingenieur hat da aber sicher Erfahrungswerte zu...

Soviel dazu, Grüße,

ch