FPGA und while Schleifen

' schrieb:<div align="left">also ich habs mal mit folgendem Beispiel probiert
FPGA 40MHz

while(){

if(true){
false auf DIO0_1
}else if(false){
true auf DIO0_1
}

}

und kann dann am DIO0_1 2,5MHz messen. Bei FPGA 200MHz sind es 12,5MHz am DIO0_1.
Wie kann ich dann z.B. bei 30MHz period oder dutycycle messen, wenn dieses kleine programm
schon so viel Zeit verbraucht??? </div>

Hallo Marco,

ich habe etwas ähnliches programmiert:
ich generiere ein PWM Signal auf Basis von 40 Mhz - 1Tick=25ns und
messe genau die eingestellte (programmierte) Pulsbreite bzw. das Tastverhältniss.

Daher gehe ich davon aus, das mein Programm (PWM Generierung ist nur ein kleiner Teil davon)
auch mit ebendieser Zeitbasis von 25 ns läuft.

Soll heißen, wenn LV nach erfolgreicher Kompilierung die 40MHz bestätigt ist diese auch tatsächlich
am digitalen Out vorhanden.

Svente