Hallo,
ich habe das angehängte VI für den FPGA erzeugt und lasse es einmal mit der Debugeinstellung "Execute VI on Development Computer with Simulated I/O" laufen und einmal mit "Execute VI on FPGA Target".
Wenn ich es im Simulationsmodus betreibe, bekomme ich in meinem Status-Anzeigeelement - wie erwartet - die Zahlen 1.... 2.... 3.... 1.... 2.... usw. mit dem eingestellten Delay ( hier 300ms ) angezeigt. Wenn ich das VI aber auf dem FPGA laufen lasse, dann bekomme ich nur eine 3 angezeigt.
Dieser Effekt ist von dem Count(mSec)-Wert unabhängig, so dass ich glaube, einen grundsätzlichen Denkfehler zu begehen.
Meine Frage ist nun: Warum funktioniert es im FPGA Modus nicht , bzw. was muss ich machen, damit es funktioniert ?
Die Grundidee hinter diesem kleinen VI ist, dass ich in einem größeren VI eine Anzeige haben möchte, die zeigt in welchem Teil der Sequenz ich mich gerade befinde. Für andere Lösungsansätze bin ich auch dankbar.
Merci vorab
Peter
FPGA: NI PCIe 7852R Virtex 5
