INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Zeitverzögerung zwischen parallelen Schleifen - ungewollt!



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

10.07.2012, 13:46 (Dieser Beitrag wurde zuletzt bearbeitet: 10.07.2012 13:53 von Harry Hirsch.)
Beitrag #1

Harry Hirsch Offline
LVF-Grünschnabel
*


Beiträge: 20
Registriert seit: Mar 2009

6.1 - 2011
2006
kA

53115
Deutschland
Zeitverzögerung zwischen parallelen Schleifen - ungewollt!
Hallo zusammen,

ich habe eine Regelung realisiert, die über den Öffnungswinkel von Schwingfenstern die Temperatur in sechs Häusern konstant hält. Das läuft soweit, aber cRIO zeigt ein ungewolltes Verhalten. Es gibt zwei zentrale Taster (Mod3/DI12 und DI13), über die manuell alle Fenster synchron geöffnet oder geschlossen werden können. Sobald ein Taster gedrückt wird, geht der Regler aus und jedes Fenster bewegt sich. Werden beide Tasten zeitgleich gedrückt, wird die Regelung wieder eingeschaltet. Gut soweit. Aber ich habe eine ungewollte Verzögerung: drücke ich einen Taster, beginnen die Fenster nacheinander mit der Bewegung; es dauert gut eine halbe Sekunde, bis das alle tun. Nach Loslassen das gleiche, erst nach einer guten halben Sekunde stoppen wirklich alle. Nicht schlimm, aber unbefriedigend. Ich sehe den Wald vor lauter Bäumen nicht mehr, habe ich doch irgendwo Race Conditions eingebaut? Oder liegt's an den lokalen Variablen? Huh
Anbei das FPGA-VI, heruntergestrickt auf die problematischen Funktionen. Habe alles rausgenommen, was parallel war und nichts mit den verwendeten Variablen zu tun hat...

Grüße
Roland


Angehängte Datei(en)
11.0 .vi  FPGA_Test.vi (Größe: 54,88 KB / Downloads: 257)
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
Antwort schreiben 


Nachrichten in diesem Thema
Zeitverzögerung zwischen parallelen Schleifen - ungewollt! - Harry Hirsch - 10.07.2012 13:46

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  Kommunikation zwischen parallelen VIs cRio 5 7.469 05.03.2012 14:32
Letzter Beitrag: eb
  LabVIEW Simulation vom parallelen BF537 EZ-KIT LITE auswerten lassen HK123 0 3.801 16.10.2008 08:26
Letzter Beitrag: HK123

Gehe zu: