INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Zeitverzögerung zwischen parallelen Schleifen - ungewollt!



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

11.07.2012, 08:30
Beitrag #2

chrissyPu Offline
LVF-Stammgast
***


Beiträge: 467
Registriert seit: Jun 2006

2014 PDS
2006
DE_EN

64283
Deutschland
RE: Zeitverzögerung zwischen parallelen Schleifen - ungewollt!
Hi,

ich werde aus einigen Dingen nicht so recht schlau. Du fängst viele unsinnige Nutzereingaben merkwürdig ab (z.B. in den einzelnen Haus-Schleifen), die es zumindest mir schwierig machen, das zu verstehen.

Zu Deiner Frage mit lokalen Variablen: m.E. werden für den FPGA globale Variablen aus Effizienzgründen empfohlen. Das könnte schon sein, dass das häufige Aufrufen zusammen mit den Waits sich entsprechend aufaddiert. Warum hast Du eigentlich Waits in Deinen Schleifen? Da der FPGA echt parallel arbeitet, braucht man die eigentlich nicht. direkte Nutzereingaben auf dem FP gehen auch nicht im Live-Betrieb, daher sind die m.E. unnötig. (BTW: Wie bedienst du das ganze? Wenn du direkt das FP des FPGA bedienst und nicht über das RT-Target ist die Performanz natürlich schlecht, was Deine Wartezeiten angeht...)

Folgende Vorschläge hätte ich so generell zu Deinem VI:
- Da Du eigentlich 6 mal dasselbe hast, würde ich mir überlegen, die Ein- und Ausgaben in ein Array zu packen. Damit kannst Du in einer For-Schleife autoindiziert einfach alle Häuser abarbeiten, sparst Dir Platz im BD und Schleifen. Änderungen musst Du nur an einer Stelle machen, macht's Debugging deutlich einfacher.
- Generell könnte man eine Programmstruktur überlegen, die sich an einer SPS orientiert: Einlesen aller Eingänge, Verarbeiten, Ausgabe. Da der FPGA für diese boolschen Operationen deutlich schneller als Nutzer und Temperatur ist, sollte man damit deutlich einfacher programmieren können.
- FPGAs sind m.E. nicht so die richtigen Targets für User-Interaktion, Temperaturregelung m.E. auch nicht wirklcih zeitkritisch durch die großen Zeitkonstanten. Daher vielleicht mal überlegen, ob eine andere hardware-Basis das ganze nicht einfacher macht (Rechner mit Event-Struktur, State-Machine etc.)

Grüße,

ch
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Nachrichten in diesem Thema
RE: Zeitverzögerung zwischen parallelen Schleifen - ungewollt! - chrissyPu - 11.07.2012 08:30

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  Kommunikation zwischen parallelen VIs cRio 5 7.469 05.03.2012 14:32
Letzter Beitrag: eb
  LabVIEW Simulation vom parallelen BF537 EZ-KIT LITE auswerten lassen HK123 0 3.801 16.10.2008 08:26
Letzter Beitrag: HK123

Gehe zu: