Probleme bei Verwenden eines FIFO's im RT-Projekt

Ich konnte mir meine Fragen jetzt doch selber beantworten.

Vll. kann mir trotzdem nochmal jemand sagen ob meine Erkenntnisse richtig sind.

Zu 1.:
Ich habe mir dazu nochmal das "Getting startet" von NI durchgelesen und dabei ist mir aufgefallen, dass in dem Beispiel zuerst der FIFO und dann das FPGA-VI gestartet wird. Also habe ich die gleiche Reihenfolge auch in meinem VI eingehalten und jetzt funktioniert es.
Das Ganze erscheint mir auch logisch, da mit dem Start des FPGA-VI dieses ja sofort Werte in den FIFO schreiben wollte, der noch nicht gestartet war. Somit kam es sicherlich zu einem Fehler, so dass die Werte auch später nicht hineingeschrieben wurden.
Ist also die richtige Reihenfolge wichtig?

Zu 2.:
Geht ja einher mit 1.

Zu 3.:
Auch hier hat mir das "Getting startet"-Beispiel weitergeholfen. "Abort" scheint wohl wirklich nicht notwendig zu sein und die Funktion "Run" startet das FPGA-VI ganz normal.

Allerdings habe ich eine weitere Frage, für die ich nicht unbedingt ein neues Thema eröffnen möchte.

Diesmal betrifft es auch wieder FIFO's. Ich möchte über meinen Ausgangsfifo die von dem Sinus-VI erzeugten Daten an die FPGA weitergeben.
Ich habe dabei die Sinus-Erzeugung und den FIFO einfach miteinander verbunden (siehe nachfolgendes Bild).

   

Allerdings kommt an meinem Ausgang vom Modul 9263 nur "Kauderwelch" raus. Liegt das vll. daran dass das erzeugte Sinussignal bevor es in den FIFO geschrieben wird, wieder umgewandelt wird? Bzw. wie kann ich dieses Problem besser lösen?

Ich hoffe auf eure Ratschläge.
Beste Grüße vom Schü