Labview fpga Daten loggen

Hallo Erik,

du kannst im FPGA einen (relativen) Zeitstempel erzeugen, Beispiele dazu gibt es bei den CAN(open)-Beispielen für FPGA. Diesen Wert (effektiv nur ein µs-Counter) kannst du doch einfach mit deinen Messwerten in den selben FIFO schieben!

Du musst nur sicherstellen, dass der FIFO synchronisiert bleibt, d.h. die Zuordnung von Timestamp und Messwert sowohl für FPGA als auch RT gleich bleibt. Ich habe sowas gern durch einen konstanten "Header"-Wert gelöst, der ebenfalls in den FIFO geschrieben wird...