TDMS Funktionen fehlen

Okay. Also benötige ich ein VI das auf dem FPGA läuft und die Daten in ein FIFO schreibt. Zuvor muss man ein FIFO im Project Explorer anlegen.
Zusätzlich wird ein VI benötigt das auf cRIO läuft aber dessen Oberfläche auf dem Hostrechner angezeigt wird.
Wie ich mir das Schreiben der Daten auf das FIFO vorstelle, ist im Anhang zu sehen.
Mein Problem besteht im Auslesen des FIFOs im VI, welches auf dem cRIO läuft. Ich habe die Funktionen durchsucht aber leider bisher nur ein "RT FIFI Read" gefunden. Wie kann ich diesem Block sagen, welches FIFO es lesen soll?