INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Dieses Thema hat akzeptierte Lösungen:

Fehlersuche bei FPGA-Code mit cRIO



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

09.09.2013, 19:29
Beitrag #3

jg Offline
CLA & CLED
LVF-Team

Beiträge: 15.864
Registriert seit: Jun 2005

20xx / 8.x
1999
EN

Franken...
Deutschland
RE: Fehlersuche bei FPGA-Code mit cRIO
Ein paar Ideen zum Debugging:

Schleifenindex an einem Indikator anschließen, dann kannst du ihm vom RT-Teil auslesen und somit sehen, ob eine Schleife noch läuft oder nicht.
Alternative: Eine T/F-Toggle Boolean erstellen, wenn sie entsprechend langsam ist, dann kann diese auch an die FPGA-LED angeschlossen werden.

Damit kannst du feststellen, welche Schleife nicht stoppt.

Auf den ersten Blick entdecke ich keinen Fehler im FPGA-Code.

Gruß, Jens

Wer die erhabene Weisheit der Mathematik tadelt, nährt sich von Verwirrung. (Leonardo da Vinci)

!! BITTE !! stellt mir keine Fragen über PM, dafür ist das Forum da - andere haben vielleicht auch Interesse an der Antwort!

Einführende Links zu LabVIEW, s. GerdWs Signatur.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Nachrichten in diesem Thema
RE: Fehlersuche bei FPGA-Code mit cRIO - jg - 09.09.2013 19:29

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  RS485 Kommunikation auf FPGA Basis - cRio Nullstrom 8 10.588 02.12.2016 08:44
Letzter Beitrag: Nullstrom
  Sind Referenzen auf FPGA-Variablen in FPGA vi möglich? Felix777 2 7.953 26.10.2015 20:41
Letzter Beitrag: Felix777
  Datenübergabe parallele Schleifen FPGA cRIO Brainbug 0 5.895 16.09.2015 09:49
Letzter Beitrag: Brainbug
  FPGA-Referenz öffnen: FPGA-VI nicht kompiliert LauraP. 9 13.303 17.03.2015 16:58
Letzter Beitrag: LauraP.
  cRIO 9074 - FPGA, RT, Host Kommunikation Troy.mc.Lure 3 6.777 11.03.2013 19:05
Letzter Beitrag: jg
  FPGA Xflow Error Code 6 der_hobel 1 5.164 15.02.2011 12:20
Letzter Beitrag: Nilbog

Gehe zu: