Fehlersuche bei FPGA-Code mit cRIO

Hallo Mietze,

ich beziehe mich auf das Bild in Beitrag #2:
RACE CONDITION!

- im RT-Teil startest du den FPGA, ohne vorher "Ansteuerung beenden" auf FALSE zu setzen.
- im FPGA-Teil fragst du eben diese Variable über eine lokale Variable in der oberen Schleife ab: wahrscheinlich ist sie vom letzten Aufruf her noch TRUE (Abbruch des vorigen Aufrufs), die Schleife bricht ab
- in der Sequenz darunter setzt du diese Variable auf FALSE (wahrscheinlich zu spät für die obere Schleife), die Schleife in der Sequenz sollte eigentlich laufen

Vorschlag:
- Abbruchbedingungen explizit im cRIO/RT-Teil setzen! (FPGA-Code laden, Werte setzen, FPGA starten...)
- THINK DATAFLOW: lokale Variablen tragen immer die Veranlagung für RACE CONDITIONS in sich...

Tipp:
- Im RT-Teil setzt du "stop" in der Schleife dauernd auf FALSE. Einmal neben der Schleife zu setzen reicht völlig aus!
- Eben diese Schleife läuft ungebremst: Willst du einen Burn-In-Test des cRIO veranstalten?