INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Dieses Thema hat akzeptierte Lösungen:

Fehlersuche bei FPGA-Code mit cRIO



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

10.09.2013, 09:08
Beitrag #6

Mietzekatze Offline
LVF-Gelegenheitsschreiber
**


Beiträge: 118
Registriert seit: Nov 2011

2014 SP1
2011
DE


Deutschland
RE: Fehlersuche bei FPGA-Code mit cRIO
Danke für Eure Antworten.
Habe die Indikatoren hinzugefügt und das Initialsieren der Abbruchbedingung über den RT gemacht und das Setzen der Abbruchbedingung im RT für den RPFGA aus der Schleife genommen.
Leider funktioniert es immer noch nicht. Die Schleife außerhalb der Sequenz läuft einwandfrei. (Zusehen am Indikator des Schleifendurchlaufes, der läuft^^)
Habe noch einen Indikator "SchleifenEnde" eingebaut (siehe Bild). Das merkwürdige ist, das der Indikator "Ansteuerung beenden" true ist und somit die Bedingung für das beenden Schleife erfüllt ist. Aber am Indikator "SchleifeEnde"=false sieht man, das die Schleife noch nicht ausgeführt würde.
Was ist daran falsch?
Im Anhang ein Bild und die aktuellen VIs.


Angehängte Datei(en) Thumbnail(s)
   

12.0 .vi  TestminHost.vi (Größe: 368,25 KB / Downloads: 275)

12.0 .vi  TestminFPGA.vi (Größe: 139,89 KB / Downloads: 261)
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
Antwort schreiben 


Nachrichten in diesem Thema
RE: Fehlersuche bei FPGA-Code mit cRIO - Mietzekatze - 10.09.2013 09:08

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  RS485 Kommunikation auf FPGA Basis - cRio Nullstrom 8 10.545 02.12.2016 08:44
Letzter Beitrag: Nullstrom
  Sind Referenzen auf FPGA-Variablen in FPGA vi möglich? Felix777 2 7.934 26.10.2015 20:41
Letzter Beitrag: Felix777
  Datenübergabe parallele Schleifen FPGA cRIO Brainbug 0 5.888 16.09.2015 09:49
Letzter Beitrag: Brainbug
  FPGA-Referenz öffnen: FPGA-VI nicht kompiliert LauraP. 9 13.251 17.03.2015 16:58
Letzter Beitrag: LauraP.
  cRIO 9074 - FPGA, RT, Host Kommunikation Troy.mc.Lure 3 6.755 11.03.2013 19:05
Letzter Beitrag: jg
  FPGA Xflow Error Code 6 der_hobel 1 5.161 15.02.2011 12:20
Letzter Beitrag: Nilbog

Gehe zu: