Probleme beim erzeugen der Intermediate Files

Hallo Boggy,

nicht schlecht…

Zitat:Wenn ich jetzt allerdings versuche die VIs zu kompillieren bekomme ich beim Erzeugen der Intermediate Files eine Fehlermeldung das mein PC zu wenig Speicher hat.

Quick&Dirty: Neueren/besseren PC verwenden? Speicher nachrüsten?

Ansonsten wirklich erst noch etwas aufräumen! Genereller Tipp: AutoCleanup-Tool oder Ctrl-U…
Spezielle Tipps:
TicksProUmdrehung: Warum hast du eine endlos laufende Schleife innerhalb einer anderen endlos laufenden Schleife? Die äußere ist zwecklos…
Zustand.vi: Hier hast du zwei kleinere Loops innerhalb einer äußeren. Die zweite dieser kleinen Loops verwendet die selbe Stop-Bedingung wie die erste Loop und ist damit zwecklos: es funktioniert ohne diese zweite Loop genau gleich!
die drei CLK-VIs: hier der gleiche Unsinn mit endlos laufenden Schleifen innerhalb anderer endlos laufender Schleifen…
CLK.vi: wozu die Select-Funktion, wenn immer nur der TRUE-Case ausgewählt wird?
Blank.vi: Der Vergleich mit 4095 wird zweimal durchgeführt, einmal davon ließe sich sicherlich einsparen…
Main-FPGA: um die "einzelnen" Funktionen fehlt eine Schleife (nicht um die subVIs). Ansonsten wird "LED Power" etc. nur genau einmal zu Beginn der Ausführung aufgerufen, alle späteren Kommunikationsversuche vom RT-Host landen im Nirwana… Deine SIN1/2 müssen auch mit den genau einmal zu FPGA-Start eingelesenen Daten arbeiten - und zwar "ewig" aufgrund endlos laufender Schleifen!

Allgemein: THINK DATAFLOW!

Edit:
Das TicksProZustand in MainCPU ist ebenfalls eine Endlos-Schleife, die für Stillstand in MainCPU sorgt. THINK DATAFLOW!
"myRIO customized FPGA" ist schon ziemlich groß…
ExpandSortInsert ist sowohl ziemlich umständlich als auch buggy…