Real Time, mehrere Ports, Problem

Hallo zusammen,

Erst einmal vielen Dank für eure Antworten.

@GerdW
Das kommt dann dabei raus wenn man LabVIEW Neuling ist. Man bastelt es sich irgendwie zusammen :)Die

@ Jens

Die Zuordnungen stimmen, Schnittstellen wurden auch überprüft. FPGA wurde kompiliert .

Aber die 0,8 Sekunden Wartezeit sind doch zwecks serieller Abarbeitung notwendig, oder? Oder habe ich da was falsch gemacht.

Kann es sein, dass das FIFO schneller vollgeschrieben wird als es ausgelesen wird und dass so beim Übersenden der Befehle die Port-Zuordnung nicht stimmt? Denn manchmal werden die Befehle über den falschen Port gesendet so dass z.B. das Gerät K02 gestartet wird statt H01.

Die Größe der FIFO`s: Requested Number of Elements: 1023, Actual Number auch 1023 (also schon voll?).

Grüße,
Hattorii