Real Time, mehrere Ports, Problem

Hallo zusammen,

aaah dieser Coercion Dot, so unscheinbar FIFO Write Data Type ist jetzt auf U16.

Ein weiteres Coercion Dot war im FPGA, FIFO Write(Get Number of Elements to Read) zu sehen. Habe versucht das Problem per Convert To Long Integer zu lösen (s. Bild).

So das ganze habe ich nun kompiliert und erneut probiert, bekomme trotzdem keine Signale zurück und Geräte reagieren auch auf keine Befehle . Woran kann das liegen???

@Gerd
Habe versucht das VI etwas aufzuräumen. E sind zwar noch viele freie Stellen aber da soll zum Teil auch noch was hin, nachher. Das ganze passt immer noch nicht ganz in einen Bildschirm ist aber definitiv besser geworden.


PS: Kann die .lvproj -Datei nicht anhängen. Ist das aus einem bestimmten Grund nicht erlaubt? Ansonsten bennene ich es um oder packe es und lade es so hoch.

Vielen Dak für euere Hilfe und Grüße,
Hattorii