Real Time, mehrere Ports, Problem

Hallo zusammen,

ich habe es endlich zum Laufen bekommen ohne dass sich irgendwelche Ports überschneiden . Es wird vom richtigen Port gelesen und auch auf den richtigen geschrieben. Alles funktioniert wunderbar bis auf ein Problem: Das ganze ist elendig langsam...

Bis der Inhalt des fifoWRITE über die Ports geschickt wird staut sich alles im besagten FIFO und die neu eingegeben Befehle kommen erst teils nach 1-2 Minuten an, weil in der Zwischenzeit die vorherigen Befehle mehrmals ins FIFO geschrieben wurden.

Timeout des FIFO und der Module (Modx/Portx, Write Byte) runtersetzen bringt nichts.

Wäre es eine Lösung die Größe des FIFO so zu reduzieren, dass in einem Intervall nur ein Satz der Befehle ins FIFO geschrieben wird?

Hoffe ihr habt ein paar Ideen, denke es ist nicht mehr weit bis zu einer guten Lösung.

Anbei das FPGA und RealTime.vi

Danke und Grüße,
Hattorii