Eingangs/Ausgangswerte der Reglerbausteine

Hallo,
ich möchte einen Beobachter auf einem FPGA implementieren. Dazu benötige ich einen Integrator und einen PID Regler. Mein diskreter Integrator braucht als Eingangsinfo einen Wert im Format:

Wortlänge: 48bits
Integer Wortlänge: 170bits

Es ergibt sich ein delta von 5,31691E+36. Die Ein/ausgänge der anderen Reglerbausteine sehen ähnlich aus. Warum werden solche Formate gefordert? Mein Beobachter soll Werte im Bereich -1..1 liefern. Muss ich meine Eingangswerte durch eine Skalierung anpassen oder kann ich das auch eleganter deichseln?

Des Weiteren sample ich mit einer Abtastzeit im µs Bereich (hoffentlich). Muss ich den Eingang des Integrators mit der Abtastzeit oder mit der Frequenz multiplizieren (oder liege ich komplett daneben)?


Vielen Dank im Voraus.


PS: benutze LabVIEW 2013SP1. Als Hardware kommt ein cRIO-9014 zum Einsatz.

Anzeige