INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Timing Probleme cRIO



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

12.06.2014, 10:01
Beitrag #1

n4f3ts Offline
LVF-User
*


Beiträge: 30
Registriert seit: May 2014

LabVIEW 2014, 2015
2014
DE


Deutschland
Timing Probleme cRIO
Hallo!

Ich habe ein paar Probleme mit einem VI das auf dem FPGA des CompactRIO läuft...
Das VI im Anhang funktioniert momentan. Wenn ich jedoch beispielsweise nur die Variable "Frequenz" in der While-Schleife rechts oben durch das Element "Nach Festkomma" in den Datentyp Fixedpoint umwandeln möchte kommt es beim kompilieren zu einem Fehler (Timing Error). Wenn ich dann auf den "Investigate Timing Violation" Button drücke um mir anzeigen zu lassen wo der Fehler auftritt wird eine Multiplikationsstelle in der ersten While-Schleife (die große) angezeigt....

Des weitern habe ich in jeder While-Schleife mal einen Timer eingebaut um die zu überprüfen wie lange die Berechnungen in den jeweiligen Schleifen brauchen. Dabei ist rausgekommen, dass die erste Schleife weniger als eine µSekunde braucht, die 2. Schleife ca. 1 µSekunde und die 3. Schleife (die mit den Analogausgaben) ca. 5µSekunden.

Deshalb verstehe ich nicht warum in der Schleife, die die wenigste Zeit in Anspruch nimmt ein Timing-Fehler angezeigt wird. Wobei die Änderung, die diesen Timing-Fehler auslöst in einer anderen Schleife vorgenommen wurde....HuhHuh

Ich hoffe irgendjemand kann mir da mal weiterhelfen... Ich habe auch schon im Internet bzw. in den LabVIEW Tutorials gelesen was man tun kann um FPGA-VI´s vom Timing her sauberer zu programmieren (siehe pipelining...), jedoch geht es mir zunächst um das Verständnis...

Gruß
Stefan


Angehängte Datei(en) Thumbnail(s)
   
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
Antwort schreiben 


Nachrichten in diesem Thema
Timing Probleme cRIO - n4f3ts - 12.06.2014 10:01
RE: Timing Probleme cRIO - jg - 12.06.2014, 10:29
RE: Timing Probleme cRIO - n4f3ts - 12.06.2014, 16:34
RE: Timing Probleme cRIO - jg - 12.06.2014, 16:56
RE: Timing Probleme cRIO - n4f3ts - 12.06.2014, 17:35
RE: Timing Probleme cRIO - jg - 12.06.2014, 18:03
RE: Timing Probleme cRIO - n4f3ts - 13.06.2014, 09:07
RE: Timing Probleme cRIO - cb - 14.06.2014, 07:37
RE: Timing Probleme cRIO - n4f3ts - 14.06.2014, 08:59
RE: Timing Probleme cRIO - cb - 14.06.2014, 21:57
RE: Timing Probleme cRIO - jg - 14.06.2014, 11:52

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  Timing von CAN-Nachrichten auf cRIO-9014/9112 und 9853 bjoerne 16 19.011 12.05.2015 13:57
Letzter Beitrag: bjoerne
  Labview FPGA Probleme mit Timing chefweb 8 10.411 20.10.2010 15:59
Letzter Beitrag: Matze

Gehe zu: