DMA FIFO auf RT System auslesen --> Hängt manchmal

So frisch zurück vom Urlaub und weiter geht es.

System ist:
CRIO 9076: Nur FPGA wird verwendet.
RT Desktop PC: Abholen der Daten vom CRIO9076 und Berechnungen.
Windows Host PC: Abholen der decodierten Daten und Auswertung.

Ich habe das Problem heute eingrenzen können.
Habe das Programm soweit bereinigt das nur noch die Elemente aus dem DMA FIFO von einer Zeitgesteuerten Schleife auf dem RT Desktop PC ausgelesen werden.

Siehe VI im Anhang:

Nach einer gewissen Zeit läuft der DMA FIFO Über, da es der RT nicht mehr rechtzeitig schafft die Daten abzuholen.
Die Zeit variiert, mal 5min mal nach einer Stunde.

Die Ursache ist mir immer noch ein Rätsel. Da eigentlich nichts mehr im VI enthalten ist was das RT Verhalten/Stabilität beeinflussen sollte.