Bedienung Steuerung FPGA => DMA => RT(myRIO)

(27.06.2014 12:22 )GerdW schrieb:  Hallo Stefan,

für ">0" gibt es eine fertige Funktion…

Zitat:ich habe vorher es mit zwei read methoden versucht (die erste liest 1 Element, die zweite die Anzahl der übrigen aus dem Ersten), jedoch blieben nach dem zweiten read immer noch Elemente übrig (???).

Solange der FPGA weiterhin Daten in den FIFO schreibt, werden (während der RT-Host den FIFO liest) weiterhin neue Daten hineingeschoben!

Vorher wird natürlich fifo.stop aufgerufen.

Zitat:

Zitat:Und zwar stoppe ich nun den FIFO

Ob das dem FPGA so gefällt?

Warum sollte es nicht gefallen?
Mir fehlt leider die Einsicht in die tiefere Programmierung.

Anzeige